芯片讀寫能力測試設(shè)備、方法、可讀存儲介質(zhì)和系統(tǒng)與流程

技術(shù)特征：

1.一種芯片讀寫能力測試設(shè)備，其特征在于，所述芯片讀寫能力測試設(shè)備與待測芯片電性連接，所述測試設(shè)備用于基于接收到的控制指令，生成并向待測芯片發(fā)送控制信號、地址信號和樣本數(shù)據(jù)；所述控制指令包括時鐘選擇信號；

2.根據(jù)權(quán)利要求1所述的芯片讀寫能力測試設(shè)備，其特征在于，所述控制指令包括測試策略，所述測試策略包括用于驗證所述待測芯片讀寫性能的多種方式；所述測試設(shè)備還用于基于所述測試策略，確定樣本數(shù)據(jù)。

3.根據(jù)權(quán)利要求1所述的芯片讀寫能力測試設(shè)備，其特征在于，還用于：

4.根據(jù)權(quán)利要求1所述的芯片讀寫能力測試設(shè)備，其特征在于，所述測試設(shè)備與所述待測芯片的連接通路包括第一通路、第二通路和第三通路，所述芯片讀寫能力測試設(shè)備還用于：

5.根據(jù)權(quán)利要求1所述的芯片讀寫能力測試設(shè)備，其特征在于，所述控制指令包括配置信息和測試指令；所述芯片讀寫能力測試設(shè)備包括主控裝置和測試執(zhí)行裝置，所述主控裝置與所述測試執(zhí)行裝置通訊連接；

6.根據(jù)權(quán)利要求5所述的芯片讀寫能力測試設(shè)備，其特征在于，所述配置信息包括讀寫通路位寬和地址范圍；所述測試執(zhí)行裝置包括通用輸入輸出模塊；

7.根據(jù)權(quán)利要求5所述的芯片讀寫能力測試設(shè)備，其特征在于，所述配置信息還包括待測芯片電源電壓；所述測試執(zhí)行裝置還包括電源模塊；

8.根據(jù)權(quán)利要求5所述的芯片讀寫能力測試設(shè)備，其特征在于，所述配置信息包括時鐘選擇信號；所述測試執(zhí)行裝置還包括定時器；

9.根據(jù)權(quán)利要求5所述的芯片讀寫能力測試設(shè)備，其特征在于，

10.根據(jù)權(quán)利要求5所述的芯片讀寫能力測試設(shè)備，其特征在于，

11.一種芯片讀寫能力測試方法，其特征在于，應(yīng)用于芯片讀寫能力測試設(shè)備，所述芯片讀寫能力測試方法包括：

12.一種計算機可讀存儲介質(zhì)，其上存儲有計算機程序，其特征在于，所述計算機程序被處理器執(zhí)行時實現(xiàn)權(quán)利要求11中所述的芯片讀寫能力測試方法。

13.一種芯片讀寫能力測試系統(tǒng)，其特征在于，包括待測芯片和權(quán)利要求1至權(quán)利要求10中任意一項所述芯片讀寫能力測試設(shè)備；

技術(shù)總結(jié)
本申請涉及一種芯片讀寫能力測試設(shè)備、方法、可讀存儲介質(zhì)和系統(tǒng)。芯片讀寫能力測試設(shè)備與待測芯片電連接，測試設(shè)備基于接收到的控制指令，生成并向待測芯片發(fā)送控制信號、地址信號和樣本數(shù)據(jù)；控制信號包括時鐘選擇信號；時鐘選擇信號為第一選擇信號時，獲取待測芯片的片上時鐘信號并向待測芯片發(fā)送控制信號、地址信號、樣本數(shù)據(jù)以及接收讀取數(shù)據(jù)；控制信號包括基于片上時鐘信號生成的時鐘信號；時鐘選擇信號為第二選擇信號時，向待測芯片發(fā)送控制信號、地址信號、樣本數(shù)據(jù)以及接收讀取數(shù)據(jù)；控制信號包括基于待測芯片工作頻率生成的時鐘信號；通過樣本數(shù)據(jù)和讀取數(shù)據(jù)，確定待測芯片測試結(jié)果。采用本設(shè)備能夠降低成本、提高兼容性。

技術(shù)研發(fā)人員：王山川,藍帆,俞姚杰
受保護的技術(shù)使用者：杭州廣立微電子股份有限公司
技術(shù)研發(fā)日：
技術(shù)公布日：2025/6/30