本技術涉及芯片測試，特別是涉及一種芯片讀寫能力測試設備、方法、可讀存儲介質和系統。
背景技術：
1、隨著芯片設計和制造領域的發展，如今已經有不同類型的芯片，例如微處理器、存儲器、fpga等，這些芯片往往具有不同的電氣特性和通信協議。然而，由于芯片類型的增多，對于芯片讀寫能力的測試，需要根據不同的芯片類型搭配相應的測試設備，兼容性差，且耗費的成本高。
2、sram存儲芯片的工作頻率一般在1mhz?~?2mhz，其內部如果有時鐘源，則產生的時鐘信號也會在1mhz?~?2mhz范圍內；這就要求對應的芯片測試設備能提供1mhz?~?2mhz的時鐘信號，且能在此時鐘頻率范圍內實現良好的實時控制。因此，用于這一類在測試過程中對時鐘信號和實時控制有特定要求的芯片，測試設備需要提供高精度、穩定和靈活的時鐘信號以及實時控制能力，以確保測試的準確性和有效性。
技術實現思路
1、基于此，有必要針對上述技術問題，提供一種能夠確保測試的準確性和有效性的芯片讀寫能力測試設備、方法、可讀存儲介質和系統。
2、第一個方面，本技術提供了一種芯片讀寫能力測試設備，所述芯片讀寫能力測試設備與待測芯片電性連接，所述測試設備用于基于接收到的控制指令，生成并向待測芯片發送控制信號、地址信號和樣本數據；所述控制指令包括時鐘選擇信號；
3、當時鐘選擇信號為第一選擇信號時，獲取待測芯片的片上時鐘信號，并向所述待測芯片發送控制信號、地址信號、樣本數據，以及接收讀取數據；其中，所述控制信號包括時鐘信號，所述時鐘信號基于所述片上時鐘信號生成；
4、當時鐘選擇信號為第二選擇信號時，向所述待測芯片發送控制信號、地址信號、樣本數據，以及接收讀取數據；其中，所述控制信號包括時鐘信號，所述時鐘信號基于所述待測芯片的工作頻率生成；
5、所述芯片讀寫能力測試設備還用于通過所述樣本數據和所述讀取數據，確定所述待測芯片的測試結果。
6、在其中一些實施例中，所述控制指令包括測試策略，所述測試策略包括用于驗證所述待測芯片讀寫性能的多種方式；所述測試設備還用于基于所述測試策略，確定樣本數據。
7、在其中一些實施例中，所述芯片讀寫能力測試設備還用于：
8、基于所述樣本數據和所述讀取數據的匹配情況，確定所述待測芯片的測試結果。
9、在其中一些實施例中，所述芯片讀寫能力測試設備與所述待測芯片的連接通路包括第一通路、第二通路和第三通路，所述芯片讀寫能力測試設備還用于：
10、通過所述第一通路傳輸地址信號；所述地址信號包括讀寫地址；
11、通過所述第二通路傳輸數據信號，所述數據信號包括樣本數據或讀取數據；
12、通過所述第三通路傳輸控制信號，所述控制信號包括讀寫控制信號和時鐘信號。
13、在其中一些實施例中，所述控制指令包括配置信息和測試指令；所述芯片讀寫能力測試設備包括主控裝置和測試執行裝置，所述主控裝置與所述測試執行裝置通訊連接；
14、所述主控裝置用于包括：向所述測試執行裝置發送與所述待測芯片對應的配置信息；向所述測試執行裝置發送測試指令；
15、所述測試執行裝置用于包括：基于所述配置信息對自身進行配置；基于所述測試指令，生成并向所述待測芯片發送控制信號、地址信號和樣本數據，以及接收讀取數據；通過所述樣本數據和所述讀取數據，確定所述待測芯片的測試結果。
16、在其中一些實施例中，所述配置信息包括讀寫通路位寬和地址范圍；所述測試執行裝置包括通用輸入輸出模塊；
17、所述主控裝置還用于向所述測試執行裝置發送初始化指令；
18、所述測試執行裝置用于基于所述初始化指令，對所述通用輸入輸出模塊進行初始化；基于所述讀寫通路位寬和地址范圍，對初始化后的所述通用輸入輸出模塊進行配置。
19、在其中一些實施例中，所述配置信息還包括待測芯片電源電壓；所述測試執行裝置還包括電源模塊；
20、所述主控裝置還用于向所述測試執行裝置發送初始化指令；
21、所述測試執行裝置用于基于所述初始化指令，對所述電源模塊進行初始化；所述電源模塊用于基于所述待測芯片電源電壓，對所述待測芯片進行上電。
22、在其中一些實施例中，所述配置信息包括時鐘選擇信號；所述測試執行裝置還包括定時器；
23、所述主控裝置還用于向所述測試執行裝置發送初始化指令；
24、所述測試執行裝置用于基于所述初始化指令，對所述定時器進行初始化；
25、當時鐘選擇信號為第一選擇信號時，所述定時器用于同步所述待測芯片的片上時鐘信號；當時鐘選擇信號為第二選擇信號時，所述定時器用于基于所述待測芯片的工作頻率生成時鐘信號，并將所述時鐘信號發送至所述待測芯片。
26、在其中一些實施例中，所述主控裝置還用于向所述測試執行裝置發送查詢指令；
27、所述測試執行裝置還用于基于所述查詢指令，將所述待測芯片的測試結果和/或不滿足預設條件的測試結果發送至所述主控裝置。
28、在其中一些實施例中，所述主控裝置還用于向所述測試執行裝置發送待機指令；
29、所述測試執行裝置用于基于所述待機指令，關閉與所述待測芯片的連接，并對所述待測芯片進行下電。
30、第二個方面，本技術提供了一種芯片讀寫能力測試方法，應用于芯片讀寫能力測試設備，所述芯片讀寫能力測試方法包括：
31、基于接收到的控制指令，生成并向待測芯片發送控制信號、地址信號和樣本數據；所述控制指令包括時鐘選擇信號；
32、當時鐘選擇信號為第一選擇信號時，獲取待測芯片的片上時鐘信號，并向所述待測芯片發送控制信號、地址信號、樣本數據，以及接收讀取數據；其中，所述控制信號包括時鐘信號，所述時鐘信號基于所述片上時鐘信號生成；
33、當時鐘選擇信號為第二選擇信號時，向所述待測芯片發送控制信號、地址信號、樣本數據，以及接收讀取數據；其中，所述控制信號包括時鐘信號，所述時鐘信號基于所述待測芯片的工作頻率生成；
34、通過所述樣本數據和所述讀取數據，確定所述待測芯片的測試結果。
35、第三個方面，本技術提供了一種計算機可讀存儲介質，其上存儲有計算機程序，所述計算機程序被處理器執行時實現第二個方面所述的芯片讀寫能力測試方法。
36、第四個方面，本技術提供了一種芯片讀寫能力測試系統，包括待測芯片和第一個方面所述芯片讀寫能力測試設備；
37、所述待測芯片采用存儲芯片；所述存儲芯片包括時鐘選擇器、配置選擇器、片上時鐘源以及存儲模塊；其中：
38、所述時鐘選擇器用于基于從所述芯片讀寫能力測試設備接收的所述控制信號，在從所述芯片讀寫能力測試設備輸入的時鐘信號和所述片上時鐘源生成的片上時鐘信號中確定所述存儲芯片的工作時鐘信號；
39、所述配置選擇器用于基于從所述芯片讀寫能力測試設備接收的所述控制信號，對所述片上時鐘源和/或所述存儲模塊進行設置；
40、所述片上時鐘源用于基于所述配置選擇器的設置生成至少一個片上時鐘信號；
41、所述存儲模塊用于基于從所述芯片讀寫能力測試設備接收的所述控制信號、地址信號、樣本數據和工作時鐘信號進行寫入所述樣本數據和/或讀取數據。
42、上述芯片讀寫能力測試設備、芯片讀寫能力測試方法、計算機可讀存儲介質和芯片讀寫能力測試系統，通過當時鐘選擇信號為第一選擇信號時，獲取待測芯片的片上時鐘信號，并基于所述片上時鐘信號生成時鐘信號，時鐘信號一般與所述片上時鐘信號同步；當時鐘選擇信號為第二選擇信號時，所述測試設備外部生成時鐘信號，時鐘信號基于所述待測芯片的工作頻率生成；并基于接收到的控制指令，向待測芯片發送控制信號，發送地址信號，以及發送所述樣本數據或接收讀取數據；所述測試設備還用于通過所述樣本數據和所述讀取數據，確定所述待測芯片的測試結果；從而可以對待測芯片的片上時鐘信號或測試設備的外部時鐘信號進行選擇，根據選擇的時鐘信號進行讀寫的控制，克服了傳統設備在時鐘源適應性上的局限，能夠實現高兼容性的多種芯片類型的讀寫測試，從而能夠達到降低成本、提高兼容性的效果。另一方面，上述芯片讀寫能力測試設備、芯片讀寫能力測試方法、計算機可讀存儲介質和芯片讀寫能力測試系統，對于存儲芯片讀寫性能的測試效果優越，能滿足該類存儲芯片對于時鐘信號在其工作頻率范圍內的要求，且能在此時鐘頻率范圍內實現良好的實時控制。