本公開實施例涉及半導(dǎo)體，涉及但不限于一種地址轉(zhuǎn)換電路。
背景技術(shù)：
1、在存儲器的使用過程中，往往會因為存儲單元或線路的工藝偏差導(dǎo)致出現(xiàn)數(shù)據(jù)讀寫錯誤。這些錯誤不可能被完全避免，但是可以通過一些檢測及糾錯的方法來彌補(bǔ)，從而保證存儲器的正常使用。因此，存儲器中都設(shè)置有一些檢測及糾錯相關(guān)的電路，例如ecs(error?check?and?scrub，錯誤檢測和擦除)、ecc(error?checking?and?correction，錯誤檢測和糾正)等電路，從而實現(xiàn)對存儲器中數(shù)據(jù)讀寫單元的檢測及糾錯。為了減少檢測及糾錯相關(guān)電路占用的空間，上述電路通常可以同步對多個存儲體(bk，bank)或存儲體組(bg，bank?group)實現(xiàn)測試。然而，這種情況下檢測得到的錯誤相關(guān)地址往往難以與實際地址相匹配，從而造成檢測數(shù)據(jù)不完善等問題。
技術(shù)實現(xiàn)思路
1、有鑒于此，本公開實施例提供一種本公開實施例提供一種地址轉(zhuǎn)換電路，應(yīng)用于存儲器，該存儲器包括n個存儲體組，所述地址轉(zhuǎn)換電路包括：
2、分頻電路，用于接收具有第一頻率的第一地址增加信號，處理并輸出具有第二頻率的第二地址增加信號和具有所述第二頻率的跳轉(zhuǎn)信號；其中，所述第一地址增加信號用于指示存儲器處于第一配置下的地址遞增，第二地址增加信號用于指示存儲器處于第二配置下的地址遞增，所述跳轉(zhuǎn)信號用于指示地址在所述n個存儲體組之間跳轉(zhuǎn)，所述第一頻率是所述第二頻率的n倍，n為大于1的正整數(shù)；
3、地址計數(shù)器，用于接收第二地址增加信號，輸出地址計數(shù)信號；
4、行地址增加電路，與所述地址計數(shù)器、分頻電路耦接，用于在所述地址計數(shù)信號指示列地址計數(shù)結(jié)束且所述跳轉(zhuǎn)信號指示最后一個所述存儲體組時，輸出第一行地址增加信號。
5、在一些實施例中，所述分頻電路包括：
6、第一觸發(fā)器，時鐘輸入端用于接收所述第一地址增加信號，輸出端和數(shù)據(jù)輸入端連接并輸出所述跳轉(zhuǎn)信號；
7、第一處理單元，第一輸入端耦接所述第一觸發(fā)器的輸出端，其第二輸入端接收所述第一地址增加信號，輸出端輸出所述第二地址增加信號。
8、在一些實施例中，所述分頻電路還包括：第一與門；所述第一與門的第一輸入端接收第二配置信號，第二輸入端接收初始復(fù)位信號，輸出端輸出復(fù)位信號，所述第一觸發(fā)器的復(fù)位端接收所述復(fù)位信號。
9、在一些實施例中，所述地址計數(shù)器包括：
10、m個計數(shù)單元，各級所述計數(shù)單元的輸出端分別用于輸出一位地址的計數(shù)值；其中，m為大于2的整數(shù)；
11、m-1個第二與門，每個所述第二與門第一輸入端連接一個所述計數(shù)單元的輸出端，第二輸入端連接前一級計數(shù)單元的輸出端或前一個第二與門的輸出端；
12、m-1個異或門，每個所述異或門的第一輸入端連接一個所述計數(shù)單元的輸出端或一個所述第二與門的輸出端，第二輸入端連接后一級所述計數(shù)單元的輸出端。
13、在一些實施例中，所述計數(shù)單元包括：第二觸發(fā)器；
14、其中，第1個第二觸發(fā)器的輸出端與所述第1個第二觸發(fā)器的數(shù)據(jù)輸入端連接；
15、第1個所述異或門的第一輸入端連接所述第1個第二觸發(fā)器的輸出端，第二輸入端連接第2個第二觸發(fā)器的輸出端；
16、第i個所述異或門的第一輸入端連接第i-1個第二與門的輸出端，第二輸入端連接第i+1個觸發(fā)器的輸出端；其中，i為大于1且小于m的整數(shù)。
17、在一些實施例中，第1個所述第二與門的第一輸入端連接第2個第二觸發(fā)器的輸出端，第二輸入端連接第1個第二觸發(fā)器的輸出端；
18、第j個所述第二與門的第一輸入端連接第j+1個所述第二觸發(fā)器的輸出端，第二輸入端連接第j-1個所述第二與門的輸出端；其中，j為大于1且小于m的整數(shù)。
19、在一些實施例中，所述地址計數(shù)器還包括：第三與門；
20、所述第三與門的第一輸入端與所述分頻電路耦接，用于接收所述跳轉(zhuǎn)信號；第二輸入端連接第m-2個第二與門的輸出端；所述第三與門的輸出端用于輸出停止信號，所述停止信號指示地址計數(shù)結(jié)束。
21、在一些實施例中，所述地址計數(shù)器還包括：
22、第一信號選擇器，其第一輸入端連接所述地址計數(shù)器的第m個所述第二觸發(fā)器的輸出端，其第二輸入端連接所述分頻電路的輸出端，用于接收所述跳轉(zhuǎn)信號，其控制端用于接收模式選擇信號，其輸出端連接所述第三與門的第一輸入端；所述模式選擇信號用于指示所述存儲器處于所述第一配置或所述第二配置。
23、在一些實施例中，所述行地址增加電路包括：
24、第四與門，其第一輸入端連接所述地址計數(shù)器，用于接收第二行地址增加信號，第二輸入端連接所述分頻電路的輸出端，用于接收所述跳轉(zhuǎn)信號，其輸出端輸出第一行地址增加信號；其中，所述第二行地址增加信號用于指示列地址計數(shù)結(jié)束。
25、在一些實施例中，所述行地址增加電路還包括：
26、第二信號選擇器，其第一輸入端連接所述地址計數(shù)器，用于接收所述第二行地址增加信號，第二輸入端連接所述第四與門的輸出端，其信號選擇端用于接收模式選擇信號；其中，在所述模式選擇信號指示所述存儲器處于所述第一配置時，所述第二信號選擇器輸出所述第二行地址增加信號；所述模式選擇信號指示所述存儲器處于所述第二配置時，所述第二信號選擇器輸出所述第一行地址增加信號。
27、在一些實施例中，所述地址轉(zhuǎn)換電路還包括：
28、第三信號選擇器，其第一輸入端用于接收所述第一地址增加信號，其第二輸入端連接所述分頻電路的輸出端，用于接收所述第二地址增加信號，其輸出端連接所述地址計數(shù)器的時鐘輸入端，其信號選擇端用于接收模式選擇信號；
29、其中，在所述模式選擇信號指示所述存儲器處于所述第一配置時，所述第三信號選擇器輸出所述第一地址增加信號；所述模式選擇信號指示所述存儲器處于所述第二配置時，所述第三信號選擇器輸出第二地址增加信號。
30、在一些實施例中，所述跳轉(zhuǎn)信號的占空比為1/n。
31、本公開實施例提供了一種地址轉(zhuǎn)換電路，可以應(yīng)用于例如ecs或ecc等場景實現(xiàn)不同情況的地址計數(shù)。本公開實施例中，在利用地址計數(shù)器進(jìn)行地址計數(shù)的基礎(chǔ)上，額外增加了分頻電路，并輸出跳轉(zhuǎn)信號用于在地址計數(shù)的過程中切換不同的存儲體組。如此，可以在將兩個存儲體組合并的情況下記錄的地址與實際地址一致，從而便于對錯誤地址的記錄等操作。
1.一種地址轉(zhuǎn)換電路，其特征在于，應(yīng)用于存儲器，所述存儲器包括n個存儲體組，所述地址轉(zhuǎn)換電路包括：
2.根據(jù)權(quán)利要求1所述的地址轉(zhuǎn)換電路，其特征在于，所述分頻電路包括：
3.根據(jù)權(quán)利要求2所述的地址轉(zhuǎn)換電路，其特征在于，所述分頻電路還包括：第一與門；所述第一與門的第一輸入端接收用于指示所述第二配置的配置信號，第二輸入端接收初始復(fù)位信號，輸出端輸出復(fù)位信號，所述第一觸發(fā)器的復(fù)位端接收所述復(fù)位信號。
4.根據(jù)權(quán)利要求1所述的地址轉(zhuǎn)換電路，其特征在于，所述地址計數(shù)器包括：
5.根據(jù)權(quán)利要求4所述的地址轉(zhuǎn)換電路，其特征在于，所述計數(shù)單元包括：第二觸發(fā)器；
6.根據(jù)權(quán)利要求5所述的地址轉(zhuǎn)換電路，其特征在于，第1個所述第二與門的第一輸入端連接第2個第二觸發(fā)器的輸出端，第二輸入端連接第1個第二觸發(fā)器的輸出端；
7.根據(jù)權(quán)利要求5所述的地址轉(zhuǎn)換電路，其特征在于，所述地址計數(shù)器還包括：第三與門；
8.根據(jù)權(quán)利要求7所述的地址轉(zhuǎn)換電路，其特征在于，所述地址計數(shù)器還包括：
9.根據(jù)權(quán)利要求1所述的地址轉(zhuǎn)換電路，其特征在于，所述行地址增加電路包括：
10.根據(jù)權(quán)利要求9所述的地址轉(zhuǎn)換電路，其特征在于，所述行地址增加電路還包括：
11.根據(jù)權(quán)利要求1所述的地址轉(zhuǎn)換電路，其特征在于，所述地址轉(zhuǎn)換電路還包括：
12.根據(jù)權(quán)利要求1所述的地址轉(zhuǎn)換電路，其特征在于，所述跳轉(zhuǎn)信號的占空比為1/n。