1.一種存儲器，其特征在于，所述存儲器包括熔絲陣列、輸出電路、第一寄存器電路；所述輸出電路分別與所述熔絲陣列和所述第一寄存器電路連接；
2.根據權利要求1所述的存儲器，其特征在于，所述輸出電路包括多數表決電路，其中：
3.根據權利要求2所述的存儲器，其特征在于，所述存儲器還包括第二寄存器電路，所述輸出電路還與所述第二寄存器電路連接；其中：
4.根據權利要求3所述的存儲器，其特征在于，所述輸出電路還包括選擇電路；其中：
5.根據權利要求4所述的存儲器，其特征在于，所述第一寄存器電路包括第一時鐘生成電路和第一鎖存電路；其中：
6.根據權利要求5所述的存儲器，其特征在于，所述第一時鐘生成電路包括k個第一觸發器，所述第一鎖存電路包括k個第一鎖存器，k為所述至少一個第一數據信號的數量，k為大于0的整數，其中：
7.根據權利要求6所述的存儲器，其特征在于，所述第二寄存器電路包括第二時鐘生成電路和第二鎖存電路；
8.根據權利要求7所述的存儲器，其特征在于，所述第二時鐘生成電路包括h個第二觸發器，所述第二鎖存電路包括h個第二鎖存器，h為所述至少一個第二數據信號的數量，h為大于0的整數，其中：
9.根據權利要求7所述的存儲器，其特征在于，所述存儲器還包括地址計數電路和使能電路；
10.根據權利要求2至9任一項所述的存儲器，其特征在于，所述第一數據信號包括p位第一數據，所述第一目標數據信號包括p位目標數據，p為大于0的整數；
11.根據權利要求10所述的存儲器，其特征在于，所述多數表決電路包括p個表決子電路；所述表決子電路包括n個第一與非門和1個第二與非門；每一所述第一與非門的輸入端分別接收n個第一數據中的若干個，每一所述第一與非門的輸出端均與所述第二與非門的輸入端連接，所述第二與非門的輸出端用于輸出所述目標數據。