本發(fā)明涉及集成電路，尤其涉及一種上電復(fù)位電路。
背景技術(shù)：
1、對數(shù)字集成電路和數(shù)模混合集成電路來說，上電復(fù)位電路是必不可缺的重要組件，上電復(fù)位電路負(fù)責(zé)在芯片開始供電的初始階段將系統(tǒng)復(fù)位至某一確定狀態(tài)，從而保證芯片的可靠啟動(dòng)，由于上電復(fù)位電路自上電后一直處于工作狀態(tài)，即使是復(fù)位結(jié)束，傳統(tǒng)的上電復(fù)位電路仍然存在電源到地的直流通路，導(dǎo)致靜態(tài)功耗無法消除。
2、有鑒于此，如何消除上電復(fù)位電路的靜態(tài)功耗，降低上電復(fù)位電路的功耗成為本領(lǐng)域技術(shù)人員亟需解決的技術(shù)問題。
技術(shù)實(shí)現(xiàn)思路
1、鑒于上述技術(shù)現(xiàn)狀，本發(fā)明提供一種上電復(fù)位電路，以消除上電復(fù)位電路的靜態(tài)功耗。
2、為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案：
3、一種上電復(fù)位電路，包括：放電延時(shí)電路、電流鏡像電路以及緩沖電路；
4、所述放電延時(shí)電路，包括：電容和nmos管m4，所述nmos管m4用于對所述電容進(jìn)行放電；
5、所述電流鏡像電路，包括：nmos管m2、nmos管m3以及pmos管m9；其中，所述nmos管m2的柵極和所述pmos管m9的柵極分別與所述緩沖電路的輸出端相連，所述nmos管m3的柵極分別與所述pmos管m9的源極、所述nmos管m2的漏極以及所述nmos管m4的柵極相連；
6、所述電流鏡像電路，用于在復(fù)位信號結(jié)束后，所述nmos管m2關(guān)斷，通過所述pmos管m9上拉所述nmos管m3的漏極電壓至電源電壓，以使所述nmos管m3進(jìn)入深線性區(qū)，切斷所述電流鏡像電路中電源到地的直流通路；
7、所述緩沖電路，包括兩級反相器，所述兩級反相器，用于根據(jù)所述放電延時(shí)電路中電容的電壓變化，輸出復(fù)位信號。
8、在本申請的一種可選實(shí)施方式中，所述nmos管m3和所述nmos管m4用于組成電流鏡，以在上電完成之前，延遲所述電容的放電時(shí)間，直至達(dá)到所述緩沖電路中所述兩級反相器的反相閾值。
9、在本申請的一種可選實(shí)施方式中，所述電流鏡中，流經(jīng)所述nmos管m3與所述nmos管m4的電流比例為n:1，n為大于1的整數(shù)。
10、在本申請的一種可選實(shí)施方式中，在復(fù)位信號結(jié)束后，通過所述pmos管m9將所述nmos管m4的柵極電壓上拉至電源電壓，以使nmos管m4進(jìn)入深線性區(qū)，使所述電容快速放電至零電位。
11、在本申請的一種可選實(shí)施方式中，所述電流鏡像電路還包括：倒比管結(jié)構(gòu)的pmos管m1；
12、所述pmos管m1的柵極接地，漏極與電源相連，源極分別與所述pmos管m9的源極、所述nmos管m2的漏極以及所述nmos管m4的柵極相連。
13、在本申請的一種可選實(shí)施方式中，所述兩級反相器，包括第一反相器和第二反相器；
14、所述第一反相器包括nmos管m5和pmos管m6，所述第二反相器包括nmos管m7和pmos管m8；
15、其中，所述nmos管m5的柵極分別與所述pmos管m6柵極和所述放電延時(shí)電路的輸出端相連；所述nmos管m5的源極接地，所述pmos管m6的漏極與電源相連；所述nmos管m5的漏極與所述pmos管m6的源極相連；
16、所述nmos管m7的柵極分別與所述pmos管m8柵極和所述nmos管m5的漏極相連；所述nmos管m7的源極接地，所述pmos管m8的漏極與電源相連；所述nmos管m7的漏極與所述pmos管m8的源極相連，并作為所述緩沖電路的輸出端輸出復(fù)位信號。
17、在本申請的一種可選實(shí)施方式中，所述電容的一端分別與所述nmos管m4的漏極和所述緩沖電路的輸入端相連，所述電容的另一端與電源相連；
18、所述nmos管m4的源極接地。
19、與現(xiàn)有技術(shù)相比，本發(fā)明提供的上電復(fù)位電路，通過在電流鏡像電路中引入nmos管m2和pmos管m9系統(tǒng)控制的自動(dòng)開關(guān)機(jī)制，在復(fù)位結(jié)束后，使m9開啟，m2關(guān)斷，通過所述pmos管m9上拉所述nmos管m3的漏極電壓至電源電壓，以使所述nmos管m3進(jìn)入深線性區(qū)，切斷所述電流鏡像電路中電源到地的直流通路，進(jìn)而使靜態(tài)功耗降為零，降低上電復(fù)位電路的功耗。
1.一種上電復(fù)位電路，其特征在于，包括：放電延時(shí)電路、電流鏡像電路以及緩沖電路；
2.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述nmos管m3和所述nmos管m4用于組成電流鏡，以在上電完成之前，延遲所述電容的放電時(shí)間，直至達(dá)到所述緩沖電路中所述兩級反相器的反相閾值。
3.根據(jù)權(quán)利要求2所述的上電復(fù)位電路，其特征在于，所述電流鏡中，流經(jīng)所述nmos管m3與所述nmos管m4的電流比例為n:1，n為大于1的整數(shù)。
4.根據(jù)權(quán)利要求2或3所述的上電復(fù)位電路，其特征在于，在復(fù)位信號結(jié)束后，通過所述pmos管m9將所述nmos管m4的柵極電壓上拉至電源電壓，以使nmos管m4進(jìn)入深線性區(qū)，使所述電容快速放電至零電位。
5.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述電流鏡像電路還包括：倒比管結(jié)構(gòu)的pmos管m1；
6.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述兩級反相器，包括第一反相器和第二反相器；
7.根據(jù)權(quán)利要求1所述的上電復(fù)位電路，其特征在于，所述電容的一端分別與所述nmos管m4的漏極和所述緩沖電路的輸入端相連，所述電容的另一端與電源相連；所述nmos管m4的源極接地。