在各種實施例中，本公開大體上涉及微電子裝置設計及制造領域。更明確來說，本公開涉及利用定向自組裝形成微電子裝置的方法及相關微電子裝置、存儲器裝置及電子系統。
背景技術：
1、微電子裝置設計者通常期望通過減小個別特征的尺寸及通過減小相鄰特征之間的間隔距離來提高微電子裝置內特征的集成度或密度。另外，微電子裝置設計者通常期望設計不僅小型而且提供性能優點及簡化設計及/或制造技術的架構。
2、相對常見微電子裝置是存儲器裝置。存儲器裝置通常提供為計算機或其它電子裝置中的內部集成電路。存在許多類型的存儲器，其包含(但不限于)隨機存取存儲器(ram)及動態隨機存取存儲器(dram)。
技術實現思路
1、公開一種形成微電子裝置的方法且其包括：形成延伸到半導體結構中的第一溝槽，所述半導體結構包括用于在所述第一溝槽中的鄰近者之間形成半導體支柱的基底。在所述第一溝槽中形成第一絕緣結構，每一第一絕緣結構在其中具有第二絕緣結構。形成鄰近于所述半導體支柱的第一端及所述第一絕緣結構的部分的第一導電結構。形成鄰近于所述第一導電結構及所述第一絕緣結構的暴露部分的一或多個掩模，所述一或多個掩模中的最上者包括中性層掩模。嵌段共聚物鄰近于所述中性層掩模形成且經退火以形成第一聚合結構及第二聚合結構的自組裝陣列。選擇性移除所述第一聚合結構或所述第二聚合結構，且所述第一聚合結構或所述第二聚合結構中的剩余者形成聚合掩模。利用所述聚合掩模在所述一或多個掩模中形成第二溝槽。在所述第二溝槽中形成犧牲材料且移除所述一或多個掩模的剩余部分以形成穿過所述犧牲材料的第三溝槽且暴露所述第一導電結構的上表面。移除由所述第三溝槽暴露的所述第一導電結構的部分以形成在其間具有開口的第一導電構件。形成鄰近于所述半導體支柱中的至少一者的至少一個側壁的第二導電結構且形成鄰近于所述半導體支柱的第二端的第三導電結構。
2、公開形成微電子裝置的另一方法且其包括形成具有基底的半導體結構。形成第一溝槽且其在第一方向上延伸到所述半導體結構中且在第二方向上彼此平行安置。半導體支柱經形成且在所述第二方向上插入于所述第一溝槽中的鄰近者之間。在所述第一溝槽中形成絕緣結構且其包括下區段及上區段。所述下區段展現在所述第二方向上至少部分由相鄰半導體支柱的側壁之間的水平距離界定的第一寬度，且所述上區段展現在所述第二方向上至少部分由其側壁之間的水平距離界定的第二寬度。所述第一寬度大于所述第二寬度。肩部區形成于所述絕緣結構的所述下區段的所述側壁與所述絕緣結構的所述上區段的所述側壁之間。第一導電結構鄰近于所述半導體支柱的第一端形成且鄰近于相鄰絕緣結構的所述肩部區延伸。移除所述第一導電結構的部分以形成在其間具有開口的第一導電構件。形成鄰近于所述半導體支柱中的至少一者的所述側壁中的一者的第二導電結構且形成鄰近于所述半導體支柱的第二端的第三導電結構。
3、還公開一種微電子裝置且其包括絕緣結構及一或多個豎直存取裝置。所述絕緣結構安置在第一方向上且插入于半導體支柱之間且在第二方向上與所述半導體支柱交替。每一絕緣結構包括下區段、上區段及在所述絕緣結構的所述下區段的側壁與所述絕緣結構的所述上區段的側壁之間的肩部區。所述下區段展現在所述第二方向上至少部分由相鄰半導體支柱的側壁之間的距離界定的第一寬度。所述上區段展現在所述第二方向上至少部分由其側壁之間的距離界定的第二寬度。所述第一寬度大于所述第二寬度。所述一或多個豎直存取裝置包括所述半導體支柱中的一者，所述半導體支柱中的所述一者具有相對安置的源極/漏極區及豎直地在所述源極/漏極區之間的溝道區。柵極電極鄰近于所述半導體支柱中的所述一者且與其電連通。第一導電構件鄰近于所述半導體支柱中的所述一者的一端且鄰近于相鄰絕緣結構的所述肩部區延伸。所述第一導電構件與所述源極/漏極區中的一者電連通且導電結構與所述源極/漏極區中的另一者電連通。
1.一種形成微電子裝置的方法，其包括：
2.根據權利要求1所述的方法，其中在所述第一溝槽中形成各自在其中具有第二絕緣結構的第一絕緣結構包括形成包括摻磷多晶硅的所述第二絕緣結構。
3.根據權利要求1所述的方法，其中形成鄰近于所述中性層掩模的所述嵌段共聚物包括沉積鄰近于所述中性層掩模的聚苯乙烯-嵌段-聚(甲基丙烯酸甲酯)嵌段共聚物。
4.根據權利要求1所述的方法，其中使所述嵌段共聚物退火以形成第一聚合結構及第二聚合結構的所述自組裝陣列包括在從約240攝氏度到約280攝氏度的溫度使所述嵌段共聚物退火。
5.根據權利要求1所述的方法，其中在所述第一溝槽中形成第一絕緣結構包括形成各自包含具有第一寬度的下區段及具有第二寬度的上區段的所述第一絕緣結構，所述第一寬度大于所述第二寬度。
6.根據權利要求1到5中任一權利要求所述的方法，其中在所述第一溝槽中形成第一絕緣結構包括形成各自包含具有從約10nm到約40nm的所述第一寬度的所述下區段及具有從約5nm到約20nm的所述第二寬度的所述上區段的所述第一絕緣結構。
7.根據權利要求1到5中任一權利要求所述的方法，其中選擇性移除所述第一聚合結構或所述第二聚合結構包括選擇性移除所述第一聚合結構或所述第二聚合結構，其中所述剩余第一聚合結構或所述剩余第二聚合結構具有從約2nm到約100nm的直徑。
8.根據權利要求1到5中任一權利要求所述的方法，其中選擇性移除所述第一聚合結構或所述第二聚合結構、所述第一聚合結構或所述第二聚合結構中的所述剩余者形成聚合掩模包括：選擇性移除所述第一聚合結構或所述第二聚合結構、所述第一聚合結構或所述第二聚合結構中的所述剩余者形成在所述第一聚合結構或所述第二聚合結構的所述剩余者之間具有第四溝槽的聚合掩模，所述第四溝槽具有從約5nm到約45nm的第三寬度。
9.根據權利要求1到5中任一權利要求所述的方法，其中移除由所述第三溝槽暴露的所述第一導電結構的部分以形成在其間具有開口的第一導電構件包括移除由所述第三溝槽暴露的所述第一導電結構的部分以形成具有使第一導電構件彼此分離的開口的所述第一導電構件，所述開口具有從約2nm到約100nm的第四寬度。
10.一種形成微電子裝置的方法，其包括：
11.根據權利要求10所述的方法，其中形成所述半導體結構包括形成包括硅的所述半導體結構。
12.根據權利要求10所述的方法，其中在所述第一溝槽中形成絕緣結構包括在所述第一溝槽中形成具有下區段的絕緣結構，所述下區段具有在從約10納米到約40納米的范圍內的第一寬度。
13.根據權利要求10到12中任一權利要求所述的方法，其中在所述第一溝槽中形成絕緣結構包括在所述第一溝槽中形成具有上區段的絕緣結構，所述上區段具有在從約5納米到約20納米的范圍內的第二寬度。
14.根據權利要求13所述的方法，其中形成鄰近于所述半導體支柱的第一端且鄰近于相鄰絕緣結構的所述肩部區延伸的第一導電結構包括形成鄰近于所述半導體支柱的第一端且鄰近于相鄰絕緣結構的所述上區段的側壁延伸的第一導電結構。
15.根據權利要求10所述的方法，其中形成鄰近于所述半導體支柱的第一端且鄰近于相鄰絕緣結構的所述肩部區延伸的第一導電結構包括形成鄰近于所述半導體支柱的第一端且鄰近于相鄰絕緣結構的所述上區段的側壁延伸的第一導電結構。
16.根據權利要求10到12中任一權利要求所述的方法，其中形成鄰近于所述半導體支柱中的至少一者的所述側壁中的一者的第二導電結構包括形成至少部分穿過所述半導體支柱的第二溝槽及在所述第二溝槽中形成所述第二導電結構。
17.根據權利要求16所述的方法，其中在所述第二溝槽中形成所述第二導電結構包括在所述第二溝槽中的每一者中形成介電襯層及在所述第二溝槽中的所述介電襯層上形成所述第二導電結構。
18.一種微電子裝置，其包括：
19.根據權利要求18所述的微電子裝置，其中所述第一導電構件包括至少部分由鄰近于所述相鄰絕緣結構的所述肩部區及其所述上區段的所述側壁延伸的所述第一導電構件的部分界定的擴大有源區域。
20.根據權利要求18所述的微電子裝置，其中所述微電子裝置包括動態隨機存取存儲器dram裝置。