1.基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于，包括b碼時(shí)間解析模塊、時(shí)鐘同步控制模塊、粗細(xì)校準(zhǔn)模塊、參數(shù)配置模塊和跳變檢測(cè)模塊；所述b碼時(shí)間解析模塊用于接收并解析外部b碼信號(hào)，提取精確的時(shí)間信息；所述時(shí)鐘同步控制模塊用于根據(jù)解析后的時(shí)間信息動(dòng)態(tài)調(diào)整tsn網(wǎng)絡(luò)系統(tǒng)的主時(shí)鐘；所述粗細(xì)校準(zhǔn)模塊用于選擇性地將b碼時(shí)間融入當(dāng)前網(wǎng)絡(luò)時(shí)間，支持快速或平穩(wěn)的同步模式；所述參數(shù)配置模塊用于通過(guò)多種接口靈活設(shè)置同步參數(shù)；所述跳變檢測(cè)模塊用于實(shí)時(shí)監(jiān)測(cè)時(shí)鐘域的變化，并在異常情況下觸發(fā)切換至b碼時(shí)間源。
2.根據(jù)權(quán)利要求1所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述粗細(xì)校準(zhǔn)模塊包括頻率校準(zhǔn)單元；所述頻率校準(zhǔn)單元用于根據(jù)b碼時(shí)間與當(dāng)前網(wǎng)絡(luò)時(shí)間的偏差量，采用頻率累加算法逐步調(diào)整網(wǎng)絡(luò)時(shí)間，公式如下：
3.根據(jù)權(quán)利要求2所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述粗細(xì)校準(zhǔn)模塊還包括時(shí)間格式轉(zhuǎn)換單元；所述時(shí)間格式轉(zhuǎn)換單元用于在粗校準(zhǔn)模式下，將b碼時(shí)間直接轉(zhuǎn)換為tsn網(wǎng)絡(luò)主時(shí)鐘格式，公式如下：
4.根據(jù)權(quán)利要求3所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述參數(shù)配置模塊包括多接口適配單元；所述多接口適配單元用于通過(guò)串口、pcie總線或網(wǎng)口動(dòng)態(tài)更新同步參數(shù)表中的關(guān)鍵參數(shù)，公式如下：
5.根據(jù)權(quán)利要求1所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述跳變檢測(cè)模塊包括時(shí)鐘階躍分析單元；所述時(shí)鐘階躍分析單元用于檢測(cè)時(shí)鐘域的階躍變化，并計(jì)算階躍幅度是否超過(guò)預(yù)設(shè)閾值，公式如下：
6.根據(jù)權(quán)利要求1所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述時(shí)鐘同步控制模塊包括時(shí)鐘源切換單元；所述時(shí)鐘源切換單元用于在主時(shí)鐘源失效或階躍跳變時(shí)，自動(dòng)切換至b碼時(shí)間源，公式如下：
7.根據(jù)權(quán)利要求6所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述時(shí)間平滑過(guò)渡單元用于在切換時(shí)鐘源時(shí)，通過(guò)插值算法減少時(shí)間抖動(dòng)，公式如下：
8.根據(jù)權(quán)利要求2所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述頻率校準(zhǔn)單元進(jìn)一步引入噪聲抑制機(jī)制，具體計(jì)算公式為：
9.根據(jù)權(quán)利要求6所述的基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步系統(tǒng)，其特征在于：所述時(shí)鐘源切換單元進(jìn)一步優(yōu)化切換策略，引入切換代價(jià)評(píng)估模型，具體計(jì)算公式為：；
10.基于fpga的b碼時(shí)間和tsn敏感網(wǎng)絡(luò)時(shí)間的同步方法，其特征在于，包括以下步驟：