国产精品无码一区二区三级,免费无码又爽又刺激网站,女人18一级毛片免费观看,久青草国产在线观看,91网在线,大桥未久亚洲一区二区,国产午睡沙发系列大全,免费无码又爽又刺激高潮的视频免费

      序列處理方法及通信裝置與流程

      文檔序號:42324565發布日期:2025-07-01 19:41閱讀:4來源:國知局

      申請涉及通信,尤其涉及一種序列處理方法及通信裝置。


      背景技術:

      1、隨著第五代移動通信技術(5th?generation?mobile?networks,5g)的不斷發展,數據傳輸時延不斷降低,傳輸容量越來越大,5g通信系統逐漸滲入一些實時性強、數據容量要求大的多媒體業務,如視頻傳輸、云游戲(cloud?gaming,cg)和擴展現實(extendedreality,xr)等,其中xr包括虛擬現實(virtual?reality,vr)和增強現實(augmentedreality,ar)。隨著通信傳輸速率的快速提升,實時視頻傳輸業務,已經逐漸成為當前網絡中的核心業務之一。傳統的混合自動重傳請求(hybrid?automatic?repeat?request,harq)由于確認應答/否認應答(acknowledgement/negative-acknowledgement,ack/nack)信息的反饋會導致時延增加,導致在一些低時延要求的業務中很難發揮作用。


      技術實現思路

      1、本技術提供一種序列處理方法及通信裝置,可提高傳輸可靠性和頻譜效率,滿足低時延業務的傳輸需求。

      2、第一方面,本技術實施例提供了一種序列處理方法,其中,該方法可以由終端設備執行,也可以由終端設備的部件(例如處理器、芯片、或芯片系統等)執行。該序列處理方法可以包括:

      3、接收第一指示信息;示例性的,第一指示信息可以用于指示傳輸機制。

      4、獲取第一比特序列和第二比特序列;在第一指示信息指示第一傳輸機制的情況下,輸出第三比特序列;該第三比特序列是基于第一比特序列和第二比特序列疊加得到。可替換的,第一傳輸機制可以是疊加傳輸機制。

      5、實施第一方面描述的方法,終端設備在接收到指示第一傳輸機制的指示信息的情況下,將兩個比特序列進行疊加得到疊加后的比特序列進行傳輸,進行疊加的兩個比特序列中一個比特序列(第一比特序列或者第二比特序列)為已經傳輸過的比特序列,將已經傳輸過的比特序列與未傳輸的比特序列(即進行疊加的兩個比特序列中的另一個比特序列)進行疊加得到第三比特序列,第三比特序列包含已經傳輸過的比特序列,從而對已經傳輸過的比特序列起到二次傳輸的效果,可等效對已經傳輸過的比特序列起到類似重傳的效果,從而提高傳輸可靠性,并且不需要harq反饋,可提高頻譜效率,滿足低時延業務的需求。進一步的,對于此次疊加的未傳輸的比特序列,在下一次疊加時,該未傳輸的比特序列為已經傳輸過的比特序列,該已經傳輸過的比特序列可進一步與其他未傳輸的比特序列進行疊加。通過將傳輸過的比特序列與后續待傳輸的比特序列疊加得到的比特序列,可以對已經傳輸過的比特序列起到類似重傳的效果。

      6、在一種可能的實現方式中,第一比特序列、第二比特序列和第三比特序列分別包括n個比特,n為正整數;

      7、第三比特序列是基于第一比特序列和第二比特序列疊加得到具體包括:

      8、第三比特序列中的第i個比特是第一比特序列中的第i個比特和第二比特序列中的第i個比特疊加得到;或者,

      9、第三比特序列中的第i個比特是第一比特序列交織之后的第i個比特和第二比特序列中的第i個比特疊加得到;或者,

      10、第三比特序列中的第i個比特是第一比特序列的第i個比特和第二比特序列交織之后的第i個比特疊加得到;

      11、i為大于或者等于1,且小于或者等于n的整數。

      12、示例性的,上述比特疊加可以是比特異或。

      13、實施該方式,可將第一比特序列中的第i個比特和第二比特序列中的第i個比特疊加得到第三比特序列中的第i個比特,或者,也可以是將其中一個比特序列交織之后與另一個比特序列進行疊加得到第三比特序列,從而提供傳輸的可靠性和頻譜效率。

      14、在一種可能的實現方式中,第一比特序列包括k個比特,所述第二比特序列包括n個比特,所述第三比特序列包括n個比特,所述k和所述n為正整數,所述k小于所述n;

      15、第三比特序列是基于第一比特序列和第二比特序列疊加得到具體包括:

      16、第三比特序列中的第i個比特是第一比特序列中的第i個比特和第二比特序列中的第i個比特疊加得到;或者,

      17、第三比特序列中的第i個比特是第一比特序列交織之后的第i個比特和第二比特序列中的第i個比特疊加得到;或者,

      18、第三比特序列中的第i個比特是第一比特序列的第i個比特和第二比特序列交織之后的第i個比特疊加得到;

      19、i為大于或者等于1,且小于或者等于k的整數。

      20、在一種可能的實現方式中,所述方法還包括:

      21、在第一指示信息指示第二傳輸機制的情況下,輸出第一比特序列或第二比特序列。

      22、示例性的,第二傳輸機制可以是harq重傳機制。

      23、實施該方式,如果第一指示信息指示第二傳輸機制,則輸出一個比特序列,輸出的比特序列為未傳輸的比特序列,通過第一指示信息可靈活的在第一傳輸機制和第二傳輸機制之間切換,從而滿足各種業務需求,例如,對于時延不受限的業務則可以使用第二傳輸機制,對于低時延需求的業務則可以使用第一傳輸機制。

      24、在一種可能的實現方式中,第一比特序列和第二比特序列可以是對應傳輸塊(transport?block,tb),第一比特序列對應第一tb,第二比特序列對應第二tb。例如,第一比特序列是第一tb編碼后的比特序列,所述第二比特序列是第二tb編碼后的比特序列;或者,第一比特序列和第二比特序列可以是對應編碼塊(code?block,cb),第一比特序列對應第一cb,第二比特序列對應第二cb。例如,第一比特序列是第一cb編碼后的比特序列,第二比特序列是第二cb編碼后的比特序列。

      25、實施該方式,可將tb對應的比特序列疊加,或者可將cb對應的比特序列疊加,從而起到對tb或cb進行重傳的等效或近似效果,滿足低時延業務需求。

      26、在一種可能的實現方式中,第一cb和第二cb可以為同一tb中的cb。

      27、實施該方式,將同一tb中的不同cb對應的比特序列進行疊加,針對不同的tb可進行差異化疊加參數設計,疊加參數設計更加靈活。

      28、在一種可能的實現方式中,方法還包括:

      29、接收第二指示信息,第二指示信息指示第一比特序列和第二比特序列對應tb或cb。其中,第一比特序列和第二比特序列對應tb可理解為第一比特序列和第二比特序列為不同tb編碼后的比特序列,第一比特序列和第二比特序列對應cb可理解為第一比特序列和第二比特序列為不同cb編碼后的比特序列。

      30、實施該方式,可通過第二指示信息指示疊加傳輸是tb對應比特序列疊加或者cb對應比特序列疊加,可靈活在兩種疊加方式之間切換。

      31、在一種可能的實現方式中,在第二指示信息指示第一模式的情況下,第一比特序列和第二比特序列對應tb;

      32、在第二指示信息指示第二模式的情況下,第一比特序列和第二比特序列對應cb。

      33、實施該方式,可通過指示信息所指示的模式間接指示tb對應比特序列疊加或者cb對應比特序列疊加,從而實現可靈活在兩種疊加方式之間切換。

      34、在一種可能的實現方式中,在第一指示信息指示第一傳輸機制的情況下,輸出第三比特序列,包括:

      35、在第一指示信息指示第一傳輸機制的情況下,指示第一進程輸出第三比特序列,第一進程為m個進程中的一個進程,m為大于或者等于1的整數。

      36、實施該方式,可通過進程輸出疊加后的比特序列,從而可實現一個或多個進程并行進行疊加序列的輸出。

      37、在一種可能的實現方式中,m個進程為q個進程中用于第一傳輸機制的進程,m為小于或者等于q且大于或者等于0的整數,q為大于1的整數;

      38、q個進程中除m個進程之外的z個進程為用于第二傳輸機制的進程,z為小于或者等于q且大于或者等于0的整數。示例性的,z=q-m。

      39、實施該方式,可將q個進程中所有進程或部分進程用于第一傳輸機制,也可以將q個進程所有進程或者部分進程用于第二傳輸機制,從而可滿足各種業務場景需求。

      40、在一種可能的實現方式中,第一指示信息指示用于第一傳輸機制的m個進程;

      41、在第一指示信息指示第一傳輸機制的情況下,指示第一進程輸出第三比特序列,包括:

      42、在第一指示信息指示第一進程為用于第一傳輸機制的情況下,指示第一進程輸出第三比特序列。

      43、實施該方式,第一指示信息可指示哪些進程用于第一傳輸機制,并在第一指示信息指示的用于第一傳輸機制的進程輸出疊加的比特序列,從而便于靈活控制輸出疊加序列的進程。

      44、在一種可能的實現方式中,第一指示信息還指示用于第二傳輸機制的所述z個進程。

      45、實施該方式,第一指示信息還可指示哪些進程用于第二傳輸機制,從而可實現通過不同進程采用不同的傳輸機制進行比特序列輸出,實現兩種傳輸機制并存。

      46、在一種可能的實現方式中,在m的值大于1的情況下,第一比特序列對應的第一tb的索引值和第二比特序列對應的第二tb的索引值不連續。

      47、實施該方式,m的值大于1,即是用于第一傳輸機制的進程數量為多個,同一進程疊加的比特序列對應的tb的索引值不連續,可更好的對抗連續性錯誤。

      48、第二方面,本技術實施例提供了另一種序列處理方法,其中,該方法可以由網絡設備執行,也可以由網絡設備的部件(例如處理器、芯片、或芯片系統等)執行。該序列處理方法可以包括:

      49、發送第四指示信息;

      50、獲取第四比特序列和第五比特序列;

      51、在第四指示信息指示第一傳輸機制的情況下,輸出第六比特序列;

      52、其中,第六比特序列是基于第四比特序列和第五比特序列疊加得到。

      53、實施第二方面描述的方法,網絡設備輸出由第四比特序列和第五比特序列疊加得到的第六比特序列,第六比特序列疊加了兩個比特序列,進行疊加的兩個比特序列中一個比特序列(第四比特序列或者第五比特序列)為已經傳輸過的比特序列,將已經傳輸過的比特序列與未傳輸的比特序列(即進行疊加的兩個比特序列中的另一個比特序列)進行疊加得到第六比特序列,第六比特序列包含已經傳輸過的比特序列,從而對已經傳輸過的比特序列起到二次傳輸的效果,可等效對已經傳輸過的比特序列起到類似重傳的效果,提高傳輸可靠性,并且不需要harq反饋,可提高頻譜效率,滿足低時延業務的需求。進一步的,對于此次疊加的未傳輸的比特序列,在下一次疊加時,該未傳輸的比特序列為已經傳輸過的比特序列,該已經傳輸過的比特序列可進一步與其他未傳輸的比特序列進行疊加。通過將傳輸過的比特序列與后續待傳輸的比特序列疊加得到的比特序列,可以對已經傳輸過的比特序列起到類似重傳的效果。

      54、在一種可能的實現方式中,第四比特序列、第五比特序列和第六比特序列分別包括w個比特,w為正整數;

      55、第六比特序列是基于第四比特序列和第五比特序列疊加得到,包括:

      56、第六比特序列中的第i個比特是第四比特序列中的第i個比特和第五比特序列中的第i個比特疊加得到;或者,

      57、第六比特序列中的第i個比特是第四比特序列交織之后的第i個比特和第五比特序列中的第i個比特疊加得到;或者,

      58、第六比特序列中的第i個比特是第四比特序列的第i個比特和第五比特序列交織之后的第i個比特疊加得到;

      59、i為大于或者等于1,且小于或者等于w的整數。

      60、在一種可能的實現方式中,第四比特序列包括k個比特,所述第五比特序列包括w個比特,所述第六比特序列包括w個比特,所述k和所述n為正整數,所述k小于所述w;

      61、第六比特序列中的第i個比特是第四比特序列中的第i個比特和第五比特序列中的第i個比特疊加得到;或者,

      62、第六比特序列中的第i個比特是第四比特序列交織之后的第i個比特和第五比特序列中的第i個比特疊加得到;或者,

      63、第六比特序列中的第i個比特是第四比特序列的第i個比特和第五比特序列交織之后的第i個比特疊加得到;

      64、i為大于或者等于1,且小于或者等于k的整數。

      65、在一種可能的實現方式中,所述方法還包括:

      66、在第四指示信息指示第二傳輸機制的情況下,輸出第四比特序列或第五比特序列。

      67、在一種可能的實現方式中,第四比特序列和第五比特序列可以是對應tb,第四比特序列對應第三tb,第五比特序列對應第四tb。例如,第四比特序列是第三tb編碼后的比特序列,第五比特序列是第四tb編碼后的比特序列;或者,

      68、第四比特序列和第五比特序列可以是對應cb,第四比特序列對應第三cb,第五比特序列對應第四cb。例如,第四比特序列是第三cb編碼后的比特序列,第五比特序列是第四cb編碼后的比特序列。

      69、在一種可能的實現方式中,第三cb和第四cb為同一tb中的cb。

      70、在一種可能的實現方式中,所述方法還包括:

      71、發送第五指示信息,第五指示信息指示第四比特序列和第五比特序列對應tb或cb。其中,第四比特序列和第五比特序列對應tb可理解為第四比特序列和第五比特序列分別為不同tb編碼后的比特序列,第四比特序列和第五比特序列對應cb可理解為第四比特序列和第五比特序列分別為不同cb編碼后的比特序列。第五指示信息可指示第四比特序列和第五比特序列為不同tb或不同cb編碼后的比特序列。

      72、在一種可能的實現方式中,在第五指示信息指示第一模式的情況下,第四比特序列和第五比特序列對應tb;

      73、在第五指示信息指示第二模式的情況下,第四比特序列和第五比特序列對應cb。

      74、在一種可能的實現方式中,在第四指示信息指示第一傳輸機制的情況下,輸出第六比特序列,包括:

      75、在第四指示信息指示第一傳輸機制的情況下,指示第二進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息輸出第六比特序列,第二進程為r個進程中的一個進程,r為大于或者等于1的整數。

      76、在一種可能的實現方式中,r個進程為p個進程中用于第一傳輸機制的進程,r為小于或者等于p且大于或者等于0的整數,p為大于1的整數;

      77、p個進程中除r個進程之外的y個進程為用于第二傳輸機制的進程,y為小于或者等于p且大于或者等于0的整數。

      78、在一種可能的實現方式中,第四指示信息指示用于第一傳輸機制的r個進程;

      79、在第四指示信息指示第一傳輸機制的情況下,指示第二進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息輸出第六比特序列,具體包括:

      80、在第四指示信息指示第二進程為用于第一傳輸機制的情況下,指示第二進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息輸出第六比特序列。

      81、在一種可能的實現方式中,第四指示信息還指示用于第二傳輸機制的y個進程。

      82、在一種可能的實現方式中,在r的值大于1的情況下,第四比特序列對應的第三tb的索引值和第五比特序列對應的第四tb的索引值不連續。

      83、第二方面中各種可能的實現方式的有益效果可參照第一方面各種可能的實現方式的有益效果,在此不再贅述。

      84、第三方面,本技術實施例提供了一種序列處理方法,其中,該方法可以由網絡設備執行,也可以由網絡設備的部件(例如處理器、芯片、或芯片系統等)執行。該序列處理方法可以包括:

      85、發送第一指示信息;

      86、在第一指示信息指示第一傳輸機制的情況下,根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列。其中,其他疊加比特序列至少包括所述第一比特序列或所述第二比特序列的疊加比特序列。

      87、所述第一比特序列或所述第二比特序列的疊加比特序列可理解為該疊加比特序列是基于第一比特序列或第二比特序列,以及其他比特序列疊加得到。在該疊加比特序列中可以是第一比特序列或第二比特序列的初傳。

      88、實施第三方面描述的方法,網絡設備可向終端設備指示第一傳輸機制,并對終端設備發送的比特序列進行疊加譯碼恢復得到第一比特序列和第二比特序列,由于第三比特序列疊加了第一比特序列和第二比特序列,其他疊加比特序列也包括第一比特序列或第二比特序列,第三比特序列結合其他疊加比特序列的譯碼結果進行聯合譯碼,或者聯合其他疊加比特序列譯碼后的軟信息進行譯碼,可等效起到重傳的效果,從而不依賴于harq反饋,提高傳輸可靠性和頻譜效率,滿足低時延業務的需求。

      89、在一種可能的實現方式中,所述第一比特序列、所述第二比特序列和所述第三比特序列分別包括n個比特,所述n為正整數;

      90、所述根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列,包括:

      91、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第三比特序列中的第i個比特進行疊加譯碼,得到所述第一比特序列中的第i個比特和所述第二比特序列中的第i個比特;或者,

      92、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第三比特序列中的第i個比特進行疊加譯碼,得到交織后的第一比特序列的第i個比特和所述第二比特序列中的第i個比特,對所述交織后的第一比特序列解交織,得到第一比特序列;

      93、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第三比特序列中的第i個比特進行疊加譯碼,得到第一比特序列的第i個比特和交織后的第二比特序列中的第i個比特,對所述交織后的第二比特序列解交織,得到第二比特序列;

      94、所述i為大于或者等于1,且小于或者等于所述n的整數。

      95、在一種可能的實現方式中,所述第一比特序列包括k個比特,所述第二比特序列包括n個比特,所述第三比特序列包括n個比特,所述k和所述n為正整數,所述k小于所述n;

      96、所述根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列,包括:

      97、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第三比特序列中的第i個比特進行疊加譯碼,得到所述第一比特序列中的第i個比特和所述第二比特序列中的第i個比特;或者,

      98、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第三比特序列中的第i個比特進行疊加譯碼,得到交織后的第一比特序列的第i個比特和所述第二比特序列中的第i個比特,對所述交織后的第一比特序列解交織,得到第一比特序列;

      99、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第三比特序列中的第i個比特進行疊加譯碼,得到第一比特序列的第i個比特和交織后的第二比特序列中的第i個比特,對所述交織后的第二比特序列解交織,得到第二比特序列;

      100、所述i為大于或者等于1,且小于或者等于所述k的整數。

      101、在一種可能的實現方式中,所述方法還包括:

      102、在所述第一指示信息指示第二傳輸機制的情況下,輸出接收的第一比特序列或第二比特序列。

      103、在一種可能的實現方式中,所述第一比特序列對應第一tb,所述第二比特序列對應第二tb,示例性的,第一比特序列對應第一tb可理解為第一比特序列是第一tb編碼后的比特序列,第二比特序列對應第二tb可理解為第二比特序列是第二tb編碼后的比特序列;或者,

      104、所述第一比特序列對應第一cb,所述第二比特序列對應第二cb,示例性的,第一比特序列對應第一cb可理解為第一比特序列是第一cb編碼后的比特序列,第二比特序列對應第二cb可理解為第二比特序列是第二cb編碼后的比特序列。

      105、在一種可能的實現方式中,所述第一cb和所述第二cb為同一tb中的cb。

      106、在一種可能的實現方式中,所述方法還包括:

      107、發送第二指示信息,所述第二指示信息指示所述第一比特序列和所述第二比特序列對應tb或cb。其中,第一比特序列和第二比特序列對應tb可理解為第一比特序列和第二比特序列為不同tb編碼后的比特序列,第一比特序列和第二比特序列對應cb可理解為第一比特序列和第二比特序列為不同cb編碼后的比特序列。

      108、在一種可能的實現方式中,在所述第二指示信息指示第一模式的情況下,所述第一比特序列和所述第二比特序列對應tb;

      109、在所述第二指示信息指示第二模式的情況下,所述第一比特序列和所述第二比特序列對應cb。

      110、在一種可能的實現方式中,在第一指示信息指示第一傳輸機制的情況下,根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列,包括:

      111、在所述第一指示信息指示第一傳輸機制的情況下,指示第一進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列,所述第一進程為m個進程中的一個進程,所述m為大于或者等于1的整數。

      112、在一種可能的實現方式中,所述m個進程為q個進程中用于所述第一傳輸機制的進程,所述m為小于或者等于所述q且大于或者等于0的整數,所述q為大于1的整數;

      113、所述q個進程中除所述m個進程之外的z個進程為用于第二傳輸機制的進程,所述z為小于或者等于所述q且大于或者等于0的整數。

      114、在一種可能的實現方式中,所述第一指示信息指示用于所述第一傳輸機制的所述m個進程;所述在所述第一指示信息指示第一傳輸機制的情況下,指示第一進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列,包括:

      115、在所述第一指示信息指示所述第一進程為用于所述第一傳輸機制的情況下,指示第一進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列。

      116、在一種可能的實現方式中,所述第一指示信息還指示用于所述第二傳輸機制的所述z個進程。

      117、在一種可能的實現方式中,在所述m的值大于1的情況下,所述第一比特序列對應的第一tb的索引值和所述第二比特序列對應的第二tb的索引值不連續。

      118、第三方面中各種可能的實現方式的有益效果可參照第一方面各種可能的實現方式的有益效果,在此不再贅述。

      119、第四方面,本技術實施例提供了一種序列處理方法,其中,該方法可以由終端設備執行,也可以由終端設備的部件(例如處理器、芯片、或芯片系統等)執行。該序列處理方法可以包括:

      120、接收第四指示信息;

      121、在所述第四指示信息指示第一傳輸機制的情況下,根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列。其中,其他疊加比特序列至少包括所述第四比特序列或所述第五比特序列的疊加比特序列。

      122、所述第四比特序列或所述第五比特序列的疊加比特序列可理解為該疊加比特序列是基于第四比特序列或第五比特序列,以及其他比特序列疊加得到。在該疊加比特序列中可以是第四比特序列或第五比特序列的初傳。

      123、實施第四方面描述的方法,終端設備在接收到網絡設備發送的指示第一傳輸機制的第四指示信息的情況下,對接收的比特序列進行疊加譯碼以恢復得到第四比特序列和第五比特序列,由于第六比特序列疊加了第四比特序列和第五比特序列,其他疊加比特序列也包括第四比特序列或第五比特序列,第六比特序列結合其他疊加比特序列的譯碼結果進行聯合譯碼,或者聯合其他疊加比特序列譯碼后的軟信息進行譯碼,可等效起到重傳的效果,提高傳輸可靠性,并且不依賴于harq反饋,提高頻譜效率,滿足低時延業務的需求。

      124、在一種可能的實現方式中,所述第四比特序列、所述第五比特序列和所述第六比特序列分別包括w個比特,所述w為正整數;

      125、所述根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列,包括:

      126、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第六比特序列中的第i個比特進行疊加譯碼,得到所述第四比特序列中的第i個比特和所述第五比特序列中的第i個比特;或者,

      127、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第六比特序列中的第i個比特進行疊加譯碼,得到交織后的第四比特序列的第i個比特和所述第五比特序列中的第i個比特,對所述交織后的第四比特序列解交織,得到第四比特序列;

      128、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第六比特序列中的第i個比特進行疊加譯碼,得到第四比特序列的第i個比特和交織后的第五比特序列中的第i個比特,對所述交織后的第五比特序列解交織,得到第五比特序列;

      129、所述i為大于或者等于1,且小于或者等于所述w的整數。

      130、在一種可能的實現方式中,第四比特序列包括k個比特,所述第五比特序列包括w個比特,所述第六比特序列包括w個比特,所述k和所述n為正整數,所述k小于所述w;

      131、所述根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列,包括:

      132、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第六比特序列中的第i個比特進行疊加譯碼,得到所述第四比特序列中的第i個比特和所述第五比特序列中的第i個比特;或者,

      133、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第六比特序列中的第i個比特進行疊加譯碼,得到交織后的第四比特序列的第i個比特和所述第五比特序列中的第i個比特,對所述交織后的第四比特序列解交織,得到第四比特序列;

      134、根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對所述第六比特序列中的第i個比特進行疊加譯碼,得到第四比特序列的第i個比特和交織后的第五比特序列中的第i個比特,對所述交織后的第五比特序列解交織,得到第五比特序列;

      135、所述i為大于或者等于1,且小于或者等于所述k的整數。

      136、在一種可能的實現方式中,所述方法還包括:

      137、在所述第四指示信息指示第二傳輸機制的情況下,輸出接收的第四比特序列或第五比特序列。

      138、在一種可能的實現方式中,第四比特序列和第五比特序列可以是對應tb,第四比特序列對應第三tb,第五比特序列對應第四tb。例如,所述第四比特序列是第三tb編碼后的比特序列,所述第五比特序列是第四tb編碼后的比特序列;或者,

      139、第四比特序列和第五比特序列可以是對應cb,第四比特序列對應第三cb,第五比特序列對應第四cb。例如,所述第四比特序列是第三cb編碼后的比特序列,所述第五比特序列是第四cb編碼后的比特序列。

      140、在一種可能的實現方式中,所述第三cb和所述第四cb為同一tb中的cb。

      141、在一種可能的實現方式中,所述方法還包括:

      142、接收第五指示信息,所述第五指示信息指示所述第四比特序列和所述第五比特序列對應tb或cb。其中,第四比特序列和第五比特序列對應tb可理解為第四比特序列和第五比特序列分別為不同tb編碼后的比特序列,第四比特序列和第五比特序列對應cb可理解為第四比特序列和第五比特序列分別為不同cb編碼后的比特序列。第五指示信息可指示第四比特序列和第五比特序列為不同tb或不同cb編碼后的比特序列。

      143、在一種可能的實現方式中,在所述第五指示信息指示第一模式的情況下,所述第四比特序列和所述第五比特序列對應tb;

      144、在所述第五指示信息指示第二模式的情況下,所述第四比特序列和所述第五比特序列對應cb。

      145、在一種可能的實現方式中,在第四指示信息指示第一傳輸機制的情況下,根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列,包括:

      146、在所述第四指示信息指示第一傳輸機制的情況下,指示第二進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列,所述第二進程為r個進程中的一個進程,所述r為大于或者等于1的整數。

      147、在一種可能的實現方式中,所述r個進程為p個進程中用于所述第一傳輸機制的進程,所述r為小于或者等于所述p且大于或者等于0的整數,所述p為大于1的整數;

      148、所述p個進程中除所述r個進程之外的y個進程為用于第二傳輸機制的進程,所述y為小于或者等于所述p且大于或者等于0的整數。

      149、在一種可能的實現方式中,所述第四指示信息指示用于所述第一傳輸機制的所述r個進程;所述在所述第四指示信息指示第一傳輸機制的情況下,指示第二進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列,包括:

      150、在所述第四指示信息指示所述第二進程為用于所述第一傳輸機制的情況下,指示第二進程根據其他疊加比特序列的譯碼結果或譯碼后的軟信息對接收的第六比特序列進行疊加譯碼得到第三比特序列和第四比特序列。

      151、在一種可能的實現方式中,所述第四指示信息還指示用于所述第二傳輸機制的所述y個進程。

      152、在一種可能的實現方式中,在所述r的值大于1的情況下,所述第四比特序列對應的第三tb的索引值和所述第五比特序列對應的第四tb的索引值不連續。

      153、第四方面中各種可能的實現方式的有益效果可參照第二方面各種可能的實現方式的有益效果,在此不再贅述。

      154、第五方面,本技術實施例提供了又一種序列處理方法,其中,該方法可以由終端設備執行,也可以由終端設備的部件(例如處理器、芯片、或芯片系統等)執行。所述方法包括:

      155、接收第一指示信息;

      156、在所述第一指示信息指示第一傳輸機制的情況下,輸出疊加比特序列,所述疊加比特序列是x個比特序列疊加生成的,所述x為大于或者等于2的整數。

      157、關于第一方面的各種可能的實現方式可參照第一方面的各種可能的實現方式。

      158、第六方面,本技術實施例提供了又一種序列處理方法,其中,該方法可以由網絡設備執行,也可以由網絡設備的部件(例如處理器、芯片、或芯片系統等)執行。該序列處理方法可以包括:

      159、發送第四指示信息;

      160、在第四指示信息指示第一傳輸機制的情況下,輸出疊加比特序列,所述疊加比特序列是x個比特序列疊加生成的,所述x為大于或者等于2的整數。

      161、關于第六方面的各種可能的實現方式可參照第二方面的各種可能的實現方式。

      162、第七方面,本技術實施例提供了一種通信裝置,包括:

      163、收發單元,用于接收第一指示信息;

      164、處理單元,用于獲取第一比特序列和第二比特序列;在第一指示信息指示第一傳輸機制的情況下,輸出第三比特序列;該第三比特序列是基于第一比特序列和第二比特序列疊加得到。

      165、第八方面,本技術實施例提供了一種通信裝置,包括:

      166、收發單元,用于發送第四指示信息;

      167、處理單元,用于獲取第四比特序列和第五比特序列;在所述第四指示信息指示第一傳輸機制的情況下,輸出第六比特序列;所述第六比特序列是基于所述第四比特序列和所述第五比特序列疊加得到。

      168、第九方面,本技術實施例提供了一種通信裝置,包括:

      169、收發單元,用于發送第一指示信息;

      170、處理單元,用于在第一指示信息指示第一傳輸機制的情況下,根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第三比特序列進行疊加譯碼得到第一比特序列和第二比特序列。

      171、第十方面,本技術實施例提供了一種通信裝置,包括:

      172、收發單元,用于接收第四指示信息;

      173、處理單元,用于在所述第四指示信息指示第一傳輸機制的情況下,根據其他疊加比特序列的譯碼結果或譯碼后的軟信息,對接收的第六比特序列進行疊加譯碼得到第四比特序列和第五比特序列。

      174、第十一方面,本技術實施例提供一種通信裝置,該通信裝置包括處理器,用于執行上述第一方面至第六方面中任意可能的實現方式中的方法。或者,該處理器用于執行存儲器中存儲的程序,當該程序被執行時,上述第一方面至第六方面中任意可能的實現方式中的方法被執行。

      175、在一種可能的實現方式中,存儲器位于上述通信裝置之外。

      176、在一種可能的實現方式中,存儲器位于上述通信裝置之內。

      177、本技術實施例中,處理器和存儲器還可以集成于一個器件中,即處理器和存儲器還可以被集成在一起。

      178、在一種可能的實現方式中,通信裝置還包括收發器,該收發器,用于接收信號或發送信號。

      179、第十二方面,本技術實施例提供一種通信裝置,該通信裝置包括邏輯電路和接口,所述邏輯電路和所述接口耦合;所述接口,用于輸入和/或輸出序列,所述邏輯電路,用于執行處理操作。

      180、第十三方面,本技術實施例提供一種計算機可讀存儲介質,該計算機可讀存儲介質用于存儲計算機程序,當其在計算機上運行時,使得上述第一方面至第六方面中任意可能的實現方式所示的方法被執行。

      181、第十四方面,本技術實施例提供一種計算機程序產品,該計算機程序產品包括計算機程序或計算機代碼,當其在計算機上運行時,使得上述第一方面至第六方面中任意可能的實現方式中所示的方法被執行。

      182、第十五方面,本技術實施例提供一種計算機程序,該計算機程序在計算機上運行時,上述第一方面至第六方面中任意可能的實現方式中所示的方法被執行。

      183、第十六方面,本技術實施例提供一種無線通信系統,該無線通信系統包括第一通信裝置和第二通信裝置,該第一通信裝置用于執行上述第一方面中任意可能的實現方式中的方法,第二通信裝置用于執行上述第三方面中任意可能的實現方式中的方法;或者,

      184、第一通信裝置用于執行上述第二方面中任意可能的實現方式中的方法,第二通信裝置用于執行上述第四方面中任意可能的實現方式中的方法。

      185、上述第七方面至第十六方面達到的技術效果可以參考第一方面的技術效果或下文所示的方法實施例中的有益效果,此處不再重復贅述。

      當前第1頁1 2 
      網友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1
      主站蜘蛛池模板: 久久精品视频按摩| 日韩在线手机专区av| 随州市| 宁陵县| 午夜亚洲精品中文字幕| 柯坪县| 一区二区三区婷婷在线| 国产精品高潮av有码久久| 久久久久久免费播放一级毛片| 中日韩欧美成人免费播放| 国产精品伦理av一区二区| 中文字幕亚洲精品人妻| 国产亚洲欧美另类第一页| 阜宁县| 国产爽片一区二区三区| 91精品91久久久久久| 久久国产乱子精品免费女| 国产一区二区三区亚洲精品| 开心激情站开心激情网六月婷婷| 黄龙县| 国产精品自拍首页在线观看| 久久AⅤ无码精品色午麻豆| 成人精品免费av不卡在线观看| 亚洲综合1区2区3区| 桑日县| 亚洲av优女天堂熟女| 国产一级做a爱视频在线| 99久久久国产精品丝袜| 顺义区| 久久精品国产一区二区涩涩 | 偷拍区亚洲区一区二区| 亚洲在战AV极品无码| 女优av福利在线观看| 窄裙美女教师在线观看视频| 日本口爆吞精在线视频| 狠狠躁夜夜躁人人爽天天不卡 | 97超级碰碰碰久久久观看| 精品一区二区三区在线观看l| 五月激情狠狠开心五月| 偷拍亚洲一区二区三区| 在线a人片免费观看国产|