本發明涉及集成電路，特別涉及一種高共模抑制比精密電流檢測放大器。
背景技術：
1、高cmrr（common-mode?rejection?ratio共模抑制比），低失調電壓，低噪聲精密運放在精密系統中具有廣泛應用，如搭建精密恒流源，儀表放大器，電流檢測放大器等。然而，對于一般低壓差分放大器，通常面臨放大器自身失調電壓大，輸入級對管切換失調電壓突變及差分電阻匹配網絡失配大的限制。因此要實現高共模抑制比，需要從精密運放核及電阻匹配網絡兩方面著手。
2、對于精密運放核設計，學術界及工業界主流研究是在斬波架構的基礎上抑制其輸出紋波，其中acfb（auto-correction?feed?back自校準反饋）由于其良好的失調電壓及紋波抑制效果得到廣泛地應用，滿足了精密差分放大器失調電壓及紋波的要求。然而，此結構仍然存在共模切換點的問題，即運放軌到軌輸入使用了nmos與pmos對管切換，在共模切換點附近會造成失調電壓的突變，因此造成共模切換點處的cmrr下降，不滿足軌到軌輸入全共模范圍內達到140db的要求。
3、對于精密匹配電阻修調網絡，常用的方法包括薄膜電阻匹配技術，封裝前修調技術，以及e-trim技術。薄膜電阻由于其溫漂低，匹配性高的優勢廣泛應用于差分放大器及電流檢測放大器的設計。然而要通過匹配達到140db的cmrr，會極大程度上造成芯片面積的浪費；對于封裝前修調，由于受到封裝后應力，外界環境等的影響，會造成修調模塊精度下降，從而使封裝后的cmrr降低。基于此，最好的方式是先封裝后修調，然而封裝后修調通常需使用修調開關，對于不同的電源電壓及開關兩側的共模電平，開關導通阻抗無法維持一定的值，會造成修調精度的下降。
4、因此，精密差分放大器的本征cmrr和修調邏輯精度都有待于進一步地研究，以達到140db?cmrr的目的。
技術實現思路
1、本發明所要解決的問題是：提供一種高共模抑制比精密電流檢測放大器，用于解決現有技術中存在的軌到軌輸入級失調電壓漂移、電阻網絡失配以及共模抑制比不足的問題。
2、本發明采用如下技術方案：一種高共模抑制比精密電流檢測放大器，包括：
3、高共模抑制比輸入級電路：通過第一共模電壓采樣電荷泵vcmcp1采樣輸入的共模電壓信號vinn和vinp，輸出驅動電壓vboost至第一斬波開關chop1和pmos輸入對管，提供輸入級電源電位；
4、跨導放大電路：采用斬波架構，連接所述高共模抑制比輸入級電路，包括：第二斬波開關chop2、第二放大器gm2、第三放大器gm3和紋波抑制環路，用于減少失調電壓和輸出紋波，產生輸出電壓vout；
5、精密電阻修調網絡，包括：共模抑制比修調電路和第二共模電壓采樣電荷泵vcmcp2，所述共模抑制比修調電路用于修調電流檢測放大器電阻失配，所述第二共模電壓采樣電荷泵vcmcp2為修調邏輯提供控制電壓，使修調開關的導通電阻恒定。
6、其中，電壓信號vinp經過第一電阻r1輸入至高共模抑制比輸入級電路，再經過第二電阻r2輸入至精密電阻修調網絡；
7、電壓信號vinn經過第三電阻r3輸入至高共模抑制比輸入級電路，再經過第四電阻r4連接輸出電壓vout。
8、優選地，所述高共模抑制比輸入級電路，包括：第一共模電壓采樣電荷泵vcmcp1、第一斬波開關chop1、第一放大器gm1和第四放大器gm4；
9、所述共模電壓信號vinn和vinp同時接入第一共模電壓采樣電荷泵vcmcp1、第一斬波開關chop1、第四放大器gm4的兩個輸入端；
10、所述第一共模電壓采樣電荷泵vcmcp1，輸出端同時輸入至第一斬波開關chop1、第一放大器gm1和第四放大器gm4，用于確保輸入第一斬波開關chop1的導通電阻恒定；
11、所述第一斬波開關chop1兩個輸出端分別連接第一放大器gm1的兩個輸入端，作為第一放大器gm1的輸入信號；
12、所述第一放大器gm1兩個輸出端同時連接至第二斬波開關chop2輸入端及紋波抑制環路的輸出端，用于抑制第一放大器gm1的失調電壓及紋波；
13、所述第四放大器gm4兩個輸出端連接后級第三放大器gm3的輸入端，用于提高運放的帶寬及高頻響應的穩定性。
14、優選地，所述跨導放大電路中，第二斬波開關chop2輸入端連接第一放大器gm1的輸出端，輸出端依次連接第二放大器gm2和第三放大器gm3；
15、所述紋波抑制環路并聯于第二斬波開關chop2，輸出端連接第一放大器gm1的輸出端，輸入端連接第二放大器gm2的輸入端，用于減少失調電壓和輸出紋波。
16、優選地，所述第一共模電壓采樣電荷泵vcmcp1和第二共模電壓采樣電荷泵vcmcp2結構相同，均包括：共模電壓緩沖器、控制ldo、電荷泵、控制邏輯，后端連接至修調開關；
17、所述控制ldo連接電源vdd，輸出穩定的電源lvdd至電荷泵和控制邏輯；
18、所述緩沖器對輸入的共模電壓信號進行緩沖處理，增強信號驅動能力，輸出共模電壓vcm至電荷泵；
19、所述電荷泵利用電容的充放電特性，將輸入的共模電壓vcm進行升壓和轉換，產生驅動電壓vboost，驅動后端連接的修調開關；
20、所述控制邏輯根據時鐘輸入信號對電荷泵的充放電過程進行邏輯控制，調節驅動電壓vboost的電壓值。
21、優選地，所述修調開關，包括：ls邏輯選擇模塊、第一nmos管mn1，通過ls邏輯選擇模塊控制第一nmos管mn1的穩定導通阻抗，提高修調邏輯精度；
22、所述電荷泵對輸入的共模電壓vip1和vip2進行采樣和處理，產生共模電壓vcm和驅動電壓vboost，輸入至ls邏輯選擇模塊，驅動電壓vboost=vcm+1.5v；
23、所述ls邏輯選擇模塊有兩個，輸出端連接第一nmos管mn1的柵極，根據控制邏輯信號選擇是否將vcm電壓傳遞到第一nmos管mn1的柵極，驅動第一nmos管mn1；
24、所述第一nmos管mn1源極連接輸入的共模電壓，漏極連接輸出電壓out。
25、優選地，所述高共模抑制比輸入級電路，還包括：修調開關電路、pmos輸入對管、nmos管組、pmos管組、以及折疊共源共柵模塊；
26、所述pmos輸入對管包括：第一pmos管mp1、第二pmos管mp2；
27、所述第一共模電壓采樣電荷泵vcmcp1輸入共模電壓信號，兩個輸出端分別輸出電壓vcm和通過電荷泵升壓后的驅動電壓vboost，同時輸入兩個ls邏輯選擇模塊進行選擇后，輸出電壓out至開關組ch1和ch2；
28、所述開關組ch1和ch2輸出兩路電壓，一路輸入第一pmos管mp1和pmos管組中第三pmos管mp3的柵極，另一路輸入第二pmos管mp2和pmos管組中第四pmos管mp4的柵極；
29、第一pmos管mp1的漏極連接第三pmos管mp3的源極，第二pmos管mp2的漏極連接第四pmos管mp4的源極；第三pmos管mp3的漏極和第四pmos管mp4的漏極連接折疊共源共柵模塊；
30、所述折疊共源共柵模塊還連接電源vdd和地gnd，為其提供正常工作時的電源和地電位。
31、優選地，所述高共模抑制比輸入級電路中，pmos管組用于提供鏡像電流及cascode保護；
32、所述驅動電壓vboost輸入pmos管組中第五pmos管mp5和第六pmos管mp6的源極；
33、第五pmos管mp5的漏極連接第七pmos管mp7的源極，第六pmos管mp6的漏極連接第八pmos管mp8的源極；
34、第五pmos管mp5的柵極連接第六pmos管mp6和第七pmos管mp7的柵極，第六pmos管mp6的柵極連接第八pmos管mp8的柵極后連接至第八pmos管mp8的漏極；
35、第七pmos管mp7的漏極連接第一pmos管mp1和第二pmos管mp2的源極，第八pmos管mp8的漏極連接nmos管組中第四nmos管mn4的源極。
36、優選地，所述高共模抑制比輸入級電路中，nmos管組作為電流鏡使用；
37、nmos管組中的第一nmos管mn1、第二nmos管mn2、第四nmos管mn4、第五nmos管mn5共柵極，且連接至第五nmos管mn5的漏極；
38、電源vdd連接電流鏡輸入，電流鏡輸出連接至第五nmos管mn5的漏極，第五nmos管mn5的源極連接第一nmos管mn1的漏極，第四nmos管mn4的源極連接第二nmos管mn2的漏極，第一nmos管mn1和第二nmos管mn2的源極接地。
39、優選地，所述精密電阻修調網絡中，共模抑制比修調電路包括：電阻陣列、開關陣列和修調邏輯模塊；
40、所述電阻陣列包括串聯的電阻rt，...，rtn+1，rtn，...，rt1，輸入端連接輸入信號；
41、其中，電阻rtn+1，rtn，...，rt1上分別并聯電阻rtn+1*，rtn*，...，rt1*；
42、所述開關陣列包括開關：swn+1，swn，...，sw1，分別連接在電阻rtn+1*，rtn*，...，rt1*之后，每個開關分別由修調邏輯模塊中的修調位bitn+1，bitn，...，bit1控制，用于選擇性地接入或斷開電阻，以調整電阻陣列的總阻值，在電阻陣列的輸出端輸出。
43、本發明采用以上技術方案與現有技術相比，具有以下技術效果：
44、1、高cmrr：本發明高共模抑制比輸入級電路通過vcmcp電路和pmos輸入對設計，提高了精密運放核的本征cmrr，顯著優于現有技術。
45、2、低失調電壓及低噪聲：本發明通過斬波結構和環路紋波抑制結構的使用，降低了放大器的噪聲以及失調電壓，適用于高精度應用。
46、3、寬電源電壓范圍：本發明精密電流檢測放大器可在1.8v至5.5v的電源電壓下工作，適用于多種低電壓應用場景。