本說明書涉及高功率集成電路模塊。更具體地，本說明書涉及高功率集成電路模塊中的電壓尖峰的抑制。
背景技術：
1、包括高功率半導體器件的半導體器件組件(諸如芯片組件)可用于各種應用中，這些應用包括電動車輛(ev)、混合電動車輛(hev)和工業應用。高功率模塊可例如在超過100v的電壓下操作，并且可承載大電流(例如200a)，這與例如在約1v至約15v范圍內的電壓下操作的計算機應用相反。功率晶體管可包括例如絕緣柵雙極晶體管(igbt)、屏蔽柵金屬氧化物半導體場效應晶體管(屏蔽柵mosfet)以及雙擴散金屬氧化物半導體(dmos)器件。一些屏蔽柵mosfet可形成在碳化硅(sic)襯底中。
技術實現思路
1、在一些方面中，本文所描述的技術涉及一種設備，該設備包括：第一四端子器件，該第一四端子器件具有第一源極、第一柵極、第一漏極和第一屏蔽件；第二四端子器件，該第二四端子器件具有第二源極、第二柵極、第二漏極和第二屏蔽件，其中：第一漏極耦合到第二漏極；第一柵極耦合到第二柵極；并且第一屏蔽件和第一源極耦合到第二源極；和柵極電阻器，該柵極電阻器耦合在第一柵極與第二柵極之間，該柵極電阻器被配置為減少切換事件期間的電壓過沖。
2、在一些方面中，本文所描述的技術涉及一種電路，該電路包括：多個第一單元，每個第一單元包括具有第一源極、第一柵極和第一漏極的第一晶體管，該第一晶體管進一步配置有耦合到第一源極的第一屏蔽端子；和多個第二單元，每個第二單元包括具有第二源極、第二柵極和第二漏極的第二晶體管，該第二晶體管進一步配置有第二屏蔽端子。
3、在一些方面中，本文所描述的技術涉及一種方法，該方法包括：在管芯中形成多個第一晶體管和多個第二晶體管；將多個第一晶體管配置為具有比多個第二晶體管低的功率損失；以及將多個第二晶體管配置為具有比多個第一晶體管大的rc時間常數。
1.一種設備，所述設備包括：
2.根據權利要求1所述的設備，其中所述第一多端子器件具有第一屏蔽件，所述第二多端子器件具有第二屏蔽件，并且所述第一屏蔽件耦合到所述第一源極。
3.根據權利要求2所述的設備，其中所述第二屏蔽件耦合到所述第二柵極。
4.根據權利要求3所述的設備，其中所述柵極晶體管的值在約4歐姆至約20歐姆的范圍內。
5.根據權利要求2所述的設備，其中所述第二屏蔽件耦合到所述第二源極。
6.根據權利要求5所述的設備，其中所述柵極晶體管的值在約50歐姆至約400歐姆的范圍內。
7.一種電路，所述電路包括：
8.根據權利要求7所述的電路，其中所述第二屏蔽端子耦合到所述第二柵極。
9.根據權利要求7所述的電路，其中所述第二屏蔽端子耦合到所述第二源極。
10.根據權利要求7所述的電路，其中所述多個第一單元與所述多個第二單元的比率為約1:1。
11.根據權利要求7所述的電路，其中所述多個第一單元與所述多個第二單元的比率為約10:1。
12.根據權利要求7所述的電路，其中所述多個第一單元的有源面積比所述多個第二單元的有源面積大約10％至約25％。
13.根據權利要求7所述的電路，其中所述電路被劃分為包括所述多個第一單元的第一塊和包括所述多個第二單元的第二塊。
14.根據權利要求13所述的電路，所述電路還包括耦合到所述第一塊的第一柵極總線和耦合到所述第二塊的第二柵極總線。
15.根據權利要求14所述的電路，其中所述第一柵極總線連接到具有第一柵極電阻的第一輸入控制信號，并且所述第二柵極總線連接到具有第二柵極電阻的第二輸入控制信號。
16.根據權利要求7所述的電路，其中所述多個第一單元被配置為比所述多個第二單元切換得更快，具有更低的功率損失。
17.根據權利要求7所述的電路，其中所述多個第一單元與所述多個第二單元相互交錯。
18.根據權利要求7所述的電路，其中所述多個第二單元具有比所述多個第一單元高的柵極rc時間常數。
19.一種方法，所述方法包括：
20.根據權利要求19所述的方法，其中所述管芯包括所述多個第一晶體管的面積大于所述多個第二晶體管的面積，以實現目標電容。