專利名稱：一種改進型信號發生器的制作方法
技術領域：
本實用新型涉及無線電技術中的基本模塊電路，更具體地指一種改進型信號發生器。
背景技術：
在采用D/A轉換技術實現的信號發生器中，輸出信號是通過D/A轉換器將波形存儲器中的波形數據轉換成模擬量來實現的，而D/A轉換器的時鐘頻率最終決定了輸出信號的頻率，傳統的信號發生器的電原理框圖如圖1所示，它包括加法器、寄存器、隨機存儲器、D/A轉換器、低通濾波器，加法器和寄存器構成相位累加器。
傳統信號發生器工作流程原理為波形樣本送入隨機存儲器RAM，然后按所需信號的頻率計算相應的相位增量，再將相位增量送入相位累加器，最后系統在系統時鐘的控制下開始同步工作。
由于信號發生器的輸出頻率要求連續可調，因此當采用固定的系統時鐘信號時，輸出頻率的變換是采用更改相位累加器中的頻率控制字來改變的，而改變相位累加器的頻率控制字步長實現信號發生器的結構較為繁瑣；由于頻率控制字的長度決定了信號發生器的頻率分辨率，要提高信號發生器的分辨率就有一定的困難；更重要的是由于頻率控制字不斷改變輸出信號的相位，在產生相位不連續的信號時會有占空比誤差和頻率誤差。
發明內容
本實用新型的目的是針對傳統的信號發生器存在的上述缺點，提供一種結構較為簡單、分辨率較高、占空比和頻率誤差小的改進型信號發生器。
為了實現上述目的，本實用新型采用如下技術方案該改進型信號發生器，
包括一個基準時鐘、一個直接數字頻率合成器、一個地址發生器、一個隨機存儲器、一個D/A轉換器，所述基準時鐘的輸出端與直接數字頻率合成器的時鐘信號輸入端相連，直接數字頻率合成器的輸出端分別與地址發生器的時鐘輸入端、隨機存儲器的時鐘輸入端、D/A轉換器的時鐘輸入端相連，地址發生器的地址輸出端與隨機存儲器的地址線相連，隨機存儲器的數據輸出端與D/A轉換器的數據線相連，D/A轉換器的輸出端為信號輸出。
所述基準時鐘包括晶振Y1，晶振Y1一端接地，另一端接到頻率合成器的9腳。
所述的直接數字頻率合成器采用型號為AD9851的直接數字頻率合成芯片。
所述的地址發生器采用型號為ICM7240IJE的計數器。
所述的隨機存儲器采用型號為DS1220Y100的存儲器芯片。
所述的D/A轉換器采用型號為ADV7128的D/A轉換器芯片。
在本實用新型的技術方案中，由于采用了直接數字頻率合成器，直接數字頻率合成器可以達到很高的頻率分辨率和非常快的頻率轉換時間。可以獲得分辨率極高的時鐘信號，這樣可以通過系統時鐘信號頻率的改變來控制最后的輸出頻率。另外還取消相位累加器，既簡化了電路結構又解決了在產生相位不連續的信號時會有占空比誤差和頻率誤差的問題，
圖1是傳統的信號發生器方框原理示意圖。
圖2是本實用新型的信號發生器方框原理示意圖。
圖3是本實用新型的基準時鐘及直接數字頻率合成器電原理示意圖。
圖4是本實用新型的地址發生器電原理示意圖。
具體實施方式
請參閱圖2，本實用新型的信號發生器包括一個基準時鐘、一個直接數字頻率合成器、一個地址發生器、一個隨機存儲器、一個D/A轉換器。
所述基準時鐘的輸出端與直接數字頻率合成器的時鐘信號輸入端相連，直接數字頻率合成器的輸出端分別與地址發生器的時鐘輸入端、隨機存儲器的時鐘輸入端、D/A轉換器的時鐘輸入端相連，地址發生器的地址輸出端與隨機存儲器的地址線相連，隨機存儲器的數據輸出端與D/A轉換器的數據線相連，D/A轉換器的輸出端為信號輸出。
外部的計算機將波形數據信號送入到隨機存儲器，再將頻率信號送入到直接數字頻率合成器。由數字頻率合器器產生系統時鐘信號驅動地址發生器工作，將地址信號送入隨機存儲器，然后隨機存儲器將波形數據送入D/A轉換器，D/A轉換器在系統時鐘的控制下工作，產生所需的波形信號。
請參閱圖3并結合圖2，基準時鐘采用晶體振蕩器Y1，晶振Y1一端接地，另一端接到頻率合成器的9腳。
直接數字頻率合成器采用的是AD9851芯片，外部計算機將頻率控制字送入AD9851芯片的第1，2，3，4，25，26，27，28，7，8，17腳，AD9851芯片的第13腳輸出系統時鐘信號，第21腳輸出符合系統時鐘頻率要求的正弦波信號，該信號是電流信號，電流大小由電阻R1決定，該信號通過電阻R2轉換成電壓信號送回AD9851第15腳，通過AD9851的內部比較器轉換成方波在AD9851第13腳輸出，作為系統時鐘信號供系統使用。電阻R3決定AD9851內部比較器的門限。直接數字頻率合成器也可用其他芯片實現。
請參閱圖4，地址發生器采用型號ICM7240IJE芯片，ICM7240IJE芯片將系統時鐘進行多次分頻。電阻R1起上拉電阻作用。地址發生器也可采用型號74系列芯片。
隨機存儲器可用型號為DS1220Y100(24)芯片，也可采用其他型號的RAM芯片，D/A轉換器可采用型號為ADV7128芯片，也可采用其他型號D/A轉換芯片。
由于隨機存儲器和D/A轉換器均為成熟常用模塊，在此就不作一一公開其電路和詳細說明。
本實用新型的信號發生器與傳統的信號發生器相比，具有以下的優點1)、輸出信號頻率調整方便，由于采用了頻率分辨率極高的直接數字頻率合成器作為系統的時鐘信號，因此當輸出信號頻率需要調整時，只需調節直接數字頻率合成器的頻率，就可獲得所需的輸出頻率。
2)、輸出相位及頻率無誤差，由于D/A轉換器將隨機存儲器中的所有數據都進行D/A轉換，不會發生數據丟失情況，因此產生的信號不會有相位誤差和頻率誤差。
本實用新型信號發生器電路簡單、控制方便、可用于各種儀器的設計。經過多次實際試驗，本實用新型工作穩定、可靠，輸出信號符合設計要求。
當然，本技術領域中的普通技術人員應當認識到，以上的實施例僅是用來說明本實用新型，而并非用作為對本實用新型的限定，只要在本實用新型的實質精神范圍內，對以上所述實施例的變化、變型都將落在本實用新型權利要求書的范圍內。
權利要求1.一種改進型信號發生器，其特征在于包括一個基準時鐘、一個直接數字頻率合成器、一個地址發生器、一個隨機存儲器、一個D/A轉換器，所述基準時鐘的輸出端與直接數字頻率合成器的時鐘信號輸入端相連，直接數字頻率合成器的輸出端分別與地址發生器的時鐘輸入端、隨機存儲器的時鐘輸入端、D/A轉換器的時鐘輸入端相連，地址發生器的地址輸出端與隨機存儲器的地址線相連，隨機存儲器的數據輸出端與D/A轉換器的數據線相連，D/A轉換器的輸出端為信號輸出。
2.根據權利要求1所述的改進型信號發生器，其特征在于所述基準時鐘包括晶振Y1，晶振Y1一端接地，另一端接到頻率合成器的9腳。
3.根據權利要求1所述的改進型信號發生器，其特征在于所述的直接數字頻率合成器采用型號為AD9851的直接數字頻率合成芯片。
4.根據權利要求1所述的改進型信號發生器，其特征在于所述的地址發生器采用型號為ICM7240IJE的計數器。
5.根據權利要求1所述的改進型信號發生器，其特征在于所述的隨機存儲器采用型號為DS1220Y100的存儲器芯片。
6.根據權利要求1所述的改進型信號發生器，其特征在于所述的D/A轉換器采用型號為ADV7128的D/A轉換器芯片。
專利摘要本實用新型公開了一種改進型信號發生器，包括一個基準時鐘、一個直接數字頻率合成器、一個地址發生器、一個隨機存儲器、一個D/A轉換器所述基準時鐘的輸出端與直接數字頻率合成器的時鐘信號輸入端相連，直接數字頻率合成器的輸出端分別與地址發生器的時鐘輸入端、隨機存儲器的時鐘輸入端、D/A轉換器的時鐘輸入端相連，地址發生器的地址輸出端與隨機存儲器的地址線相連，隨機存儲器的數據輸出端與D/A轉換器的數據線相連，D/A轉換器的輸出端為信號輸出。由于采用直接數字頻率合成器作為系統時鐘，可以使整個發生器結構簡單，控制方便，并消除了相位和頻率誤差。
文檔編號H03B28/00GK2750567SQ20042011037
公開日2006年1月4日 申請日期2004年11月26日 優先權日2004年11月26日
發明者紀晨華, 龍程 申請人:中國電子科技集團公司第五十研究所