本公開涉及半導體存儲器領域，尤其涉及一種存儲器及電子設備。
背景技術：
1、隨著工業技術的不斷進步，存儲器被廣泛地應用于各種電子設備和電子產品。例如，動態隨機存取存儲器(dynamic?random?access?memory，dram)作為一種易失性存儲器，是計算機中常用的半導體存儲器件。
2、然而現有的存儲器在結構設計和制造工藝上還面臨諸多挑戰。
技術實現思路
1、本公開提供了一種存儲器及電子設備。
2、本公開的技術方案是這樣實現的：
3、第一方面，本公開實施例提供了一種存儲器，包括沿第三方向堆疊的第一芯片和第二芯片；
4、所述第一芯片包括沿第一方向排布的n個存儲陣列片，且每一所述存儲陣列片包括呈陣列分布的多個存儲單元，沿第二方向對齊的多個存儲單元連接至同一條字線，沿所述第一方向對齊的多個存儲單元連接至同一條位線；所述第一方向和所述第二方向相交；其中，n為大于等于2的正整數；
5、所述第二芯片包括沿所述第一方向排布的(n-1)個感測放大區，第j個所述存儲陣列片的部分位線和第(j+1)個所述存儲陣列片的部分位線均與第j個所述感測放大區連接；其中，j為小于等于(n-1)的正整數；
6、每一所述感測放大區包括沿所述第一方向排布的第一感測器陣列和第二感測器陣列；對于第j個所述感測放大區，其中的所述第一感測器陣列沿第三方向的投影位于第j個存儲陣列片上，其中的所述第二感測器陣列沿第三方向的投影位于第(j+1)個所述存儲陣列片上。
7、在一些實施例中，對于每一所述感測放大區，其中的所述第一感測器陣列包括呈陣列分布的多個第一感測放大器，其中的所述第二感測器陣列包括呈陣列分布的多個第二感測放大器；
8、第i個所述存儲陣列片以及第(i+1)個所述存儲陣列片各自的第(4a-3)個所述位線連接至第i個所述感測放大區中的同一個第二感測放大器；其中，a為正整數；1≤i≤(n-1)，且i為正奇數；
9、第i個所述存儲陣列片以及第(i+1)個所述存儲陣列片各自的第(4a-1)個所述位線連接至第i個所述感測放大區中的同一個第一感測放大器。
10、在一些實施例中，第i個所述存儲陣列片靠近第i個所述感測放大區的表面還包括多個第一連接點和多個第一互補連接點，第i個所述存儲陣列片的第(4a-1)個位線連接至第a個所述第一連接點，第(i+1)個所述存儲陣列片的第(4a-1)個位線連接至第a個所述第一互補連接點，第a個所述第一連接點和第a個所述第一互補連接點連接至同一所述第一感測放大器；
11、第(i+1)個所述存儲陣列片靠近第i個所述感測放大區的表面還包括多個第二連接點和多個第二互補連接點，第i個所述存儲陣列片的第(4a-3)個位線連接至第a個所述第二連接點，第(i+1)個所述存儲陣列片的第(4a-3)個位線連接至第a個所述第二互補連接點，第a個所述第二連接點和第a個所述第二互補連接點連接至同一所述第二感測放大器。
12、在一些實施例中，所述第一連接點與所連接的所述第一感測放大器的第一端沿第三方向對齊，且所述第一連接點沿第三方向通過導線和/或鍵合結構連接至所述第一感測放大器的第一端；
13、所述第一互補連接點與所連接的所述第一感測放大器的第二端沿第三方向對齊，且所述第一互補連接點沿第三方向通過導線和/或鍵合結構連接至所述第一感測放大器的第二端。
14、在一些實施例中，所述第二連接點與所連接的所述第二感測放大器的第一端沿第三方向對齊，且所述第二連接點沿第三方向通過導線和/或鍵合結構連接至所述第二感測放大器的第一端；
15、所述第二互補連接點與所連接的所述第二感測放大器的第二端沿第三方向對齊，且所述第二互補連接點沿第三方向通過導線和/或鍵合結構連接至所述第二感測放大器的第二端。
16、在一些實施例中，第(i+1)個所述存儲陣列片以及第(i+2)個所述存儲陣列片各自的第(4a-2)個所述位線連接至第(i+1)個所述感測放大區中的同一個第二感測放大器；
17、第(i+1)個所述存儲陣列片以及第(i+2)個所述存儲陣列片各自的第(4a)個第一位線連接至第(i+1)個所述感測放大區中的同一個第一感測放大器。
18、在一些實施例中，第(i+2)個所述存儲陣列片靠近第(i+1)個所述感測放大區的表面還包括多個第三連接點和多個第三互補連接點，第(i+2)個所述存儲陣列片的第(4a-2)個位線連接至第a個所述第三連接點，第(i+1)個所述存儲陣列片的第(4a-2)個位線連接至第a個所述第三互補連接點，第a個所述第三連接點和第a個所述第三互補連接點連接至同一所述第二感測放大器；
19、第(i+1)個所述存儲陣列片靠近第(i+1)個所述感測放大區的表面還包括多個第四連接點和多個第四互補連接點，第(i+2)個所述存儲陣列片的第(4a)個位線連接至第a個所述第四連接點，第(i+1)個所述存儲陣列片的第(4a)個位線連接至第a個所述第四互補連接點，第a個所述第四連接點和第a個所述第四互補連接點連接至同一所述第一感測放大器。
20、在一些實施例中，所述第三連接點與所連接的所述第二感測放大器的第一端沿第三方向對齊，且所述第三連接點沿第三方向通過導線和/或鍵合結構連接至所述第二感測放大器的第一端；
21、所述第三互補連接點與所連接的所述第二感測放大器的第二端沿第三方向對齊，且所述第三互補連接點沿第三方向通過導線和/或鍵合結構連接至所述第二感測放大器的第二端。
22、在一些實施例中，所述第四連接點與所連接的所述第一感測放大器的第一端沿第三方向對齊，且所述第四連接點沿第三方向通過導線和/或鍵合結構連接至所述第一感測放大器的第一端；
23、所述第四互補連接點與所連接的所述第二感測放大器的第二端沿第三方向對齊，且所述第四互補連接點沿第三方向通過導線和/或鍵合結構連接至所述第一感測放大器的第二端。
24、在一些實施例中，每一所述存儲陣列片包括512條所述位線；
25、每一所述感測器陣列包括256個感測放大器，且所述第二方向上包括64個所述感測放大器，所述第一方向上包括4個所述感測放大器。
26、在一些實施例中，所述第一芯片與所述第二芯片通過混合鍵合的方式進行鍵合。
27、第二方面，本公開實施例還提供了一種電子設備，所述電子設備包括如上述任一實施例所述的存儲器。
28、在本公開實施例中，第一芯片和第二芯片共同構成三維立體的存儲芯片，即存儲陣列片在一個芯片上，感測放大區分布于另一個芯片上，提高存儲容量；同時，在本公開實施例中，每一感測放大區中的每一感測器陣列沿z方向的投影都會位于一個對應的存儲陣列片上，而非投影在相鄰存儲陣列片之間的中間區域上。可以理解的是，每個存儲陣列片的面積要遠大于相鄰存儲陣列片之間的中間區域的面積，使得感測放大區中的單個感測放大器所占用的面積可以更大，故在制作本公開實施例所示的存儲器中的感測放大器時，無需使用雙重圖形化技術也可以準確制作，不但可以避免感測放大器中的金屬線邊緣出現模糊和瑕疵等問題，提高存儲器的良率。還可以節省工藝步驟，從而節約工藝成本。